專利名稱：具有等體積的接觸凸塊的共面陣列的同步降壓轉換器的制作方法
技術領域：
本發(fā)明大體上涉及半導體裝置及工藝的領域，且更明確來說，涉及具有等體積的接觸凸塊的共面陣列的薄、熱高效電力供應模塊的系統(tǒng)結構及制造方法。
背景技術：
DC/DC電力供應電路在流行的電力切換裝置家族中，尤其是切換模式電力供應電路的類別。尤其適合新出現(xiàn)的電力遞送要求的是具有串聯(lián)連接且通過共用開關節(jié)點耦合在一起的兩個電力MOS場效晶體管(FET)的同步降壓轉換器。在降壓轉換器中，控制FET芯片連接在供應電壓Vin與LC輸出濾波器之間，且同步FET芯片連接在LC輸出濾波器與接地電位之間。控制FET芯片及同步FET芯片的柵極連接到包括用作所述轉換器的驅動器的集成電路(IC)的半導體芯片；所述驅動器又連接到控制器1C。對于許多今天的電力切換裝置來說，電力MOSFET的芯片及驅動器及控制器IC的芯片組裝為個別組件。所述裝置使用金屬引線框，其通常具有由引線圍繞的矩形墊。所述墊用作用于附接半導體芯片的襯底，且引線用作輸出端子。引線通常在沒有懸臂延伸的情況下成形，且以方形扁平無引腳(QFN)或小外形無引腳(SON)裝置的方式布置。從芯片至IJ引線的電連接可以若干方式提供。在一個裝置家族中，所述連接通過接合導線來提供，歸因于其長度及電阻，所述導線可將顯著的寄生電感引入到電力電路中。每一組合件通常以塑料包封封裝，且經(jīng)封裝的組件用作用于電力供應系統(tǒng)的板組合件的離散建置塊。在其它裝置家族中，金屬線夾代替許多或所有連接導線。相比于導線，這些線夾較寬，且引入較小的寄生電感的電阻。在其它電力切換裝置中，電力MOSFET芯片及驅動器及控制器IC在引線框墊上并排水平組裝，所述引線框墊又在所有四個側上由用作裝置輸出端子的引線圍繞。所述引線以QFN或SON樣式定形。芯片與引線之間的電連接通過接合導線提供。所述裝置以塑料包封封裝。這些家族的裝置為若干毫米厚。為將裝置厚度降低到約1. 5_，另一近來引入的電力MOSFET組合件通過提供具有分成用于電力芯片(其中第一及第二端子在一個芯片側上，且第三端子在相對的芯片側上)的兩個部分的組裝墊的引線框來避免連接線夾及導線接合。所述芯片倒裝(使用金屬凸塊或從注射器分配的焊膏)到引線框墊上，使得第一端子接觸一個墊部分，且第二端子接觸另一個墊部分。兩個引線框部分都使邊緣被彎曲，使得在倒裝之后，所述邊緣與第三端子共面；所有三個MOSFET端子可因此附接到印刷電路板(PCB)。在此附接之后，引線框墊遠離PCB，但因為其分成用作兩個芯片端子的兩部分，所以散熱片不能附接到所述墊。 在又一近來弓丨進的電力MOSFET組合件中，通過提供具有分成用于電力芯片(其中第一及第二端子在一個裸片側上，且第三端子在相對裸片側上)的兩個部分的組裝墊的引線框來避免連接線夾及導線接合。所述芯片倒裝(使用金屬凸塊或從注射器分配的焊膏)到引線框墊上，使得第一端子接觸一個墊部分，且第二端子接觸另一墊部分。兩個引線框部分都使邊緣被彎曲，使得在倒裝之后，所述邊緣變成與第三端子共面；所有三個MOSFET端子可因此附接到印刷電路板(PCB)。在此附接之后，所述引線框墊遠離PCB，但因為其分成用作兩個裸片端子的兩部分，所以散熱片不能附接到所述墊。在又一近來引進的電力MOSFET封裝中，引線框具備分成兩部分的平坦墊，其可附接到PCB。電力芯片的第一及第二端子附接到這些墊部分。第三芯片端子(遠離引線框墊)與金屬線夾接觸，所述金屬線夾具有朝向引線框的引線彎曲的邊緣，從而允許所有三個芯片端子組裝在PCB上。所述芯片由足夠厚以允許散熱片附接到所述芯片以冷卻第三芯片端子的金屬制成。所述MOSFET封裝因此具有三層結構的引線框-芯片-線夾。另一近來提出的電力MOSFET封裝通過沒有導線接合或線夾的封裝結構來將裝置厚度降低到1. O到1. 5_。所述結構要求引線框墊經(jīng)半蝕刻以形成較厚部分及較薄部分。這意味著，所述引線框不能被沖壓。在芯片組裝過程期間，墊的共面?zhèn)瘸隆Ｗ鳛榱硪灰螅枰_發(fā)特殊的倒裝芯片設備，其能夠從底部附接芯片；FET源極附接到較厚墊部分，且FET柵極附接到較薄墊部分。此較薄部分在包封過程期間用封裝化合物覆蓋。此外，需要單獨的零部件來推平具有FET漏極的封裝端子，且必須沉積且圖案化額外金屬層以模擬標準QFN占用面積。

發(fā)明內容
申請人:認識到市場中廣泛分布的電力轉換器應用(例如，手持產品、膝上型產品、汽車產品及醫(yī)療產品)需要用于MOS場效晶體管(FET)及轉換器的封裝，所述封裝是極薄的(小于1. 5mm)，但仍提供接近理論最大值的熱效率及電效率。此外，不斷上升的成本壓力要求封裝部件及工藝步驟的根本減少。申請人發(fā)現(xiàn)，三層結構的現(xiàn)有MOSFET封裝(組合引線框、芯片及線夾的厚度)對于許多新出現(xiàn)的應用來說太厚。此外，這些裝置常常負擔有寄生電阻及寄生熱阻，且因此達不到最大熱效率及電效率。作為對消費者友好用途的額外新出現(xiàn)的需要，申請人認識到，電力FET封裝應優(yōu)選地允許到印刷電路板(PCB)的直接實施，而免去首先修改占用面積的麻煩。當申請人發(fā)現(xiàn)并排附接到低成本、導電平坦載體上且可通過共面導電凸塊連接到PCB的雙層組裝的兩個FET芯片時，申請人解決了降低高電力MOSFET封裝的總厚度的問題及最小化制造成本的問題。所得封裝使所有端子位于載體的一個側上且提供相對的載體側以用于附接散熱片。所述導電凸塊優(yōu)選地源自等體積的焊料球，其已被噴射到針對所述FET展現(xiàn)第一面積且針對載體展現(xiàn)較小的第二面積的接合墊上。選擇所述墊面積使得在焊料回流之后，所得的凸起凸塊表面的頂端與所述墊面積成反比且位于共用平面(凸塊是共面的)中。因為包封是任選的，所以可消除模制過程。申請人:進一步發(fā)現(xiàn)，沒有引線框及線夾的組裝降低寄生電阻及電感，從而導致效率及速度增加。作為意料之外的益處，申請人發(fā)現(xiàn)，沒有延伸線夾及彎曲邊緣的封裝降低開關節(jié)點電壓的惱人“振鈴”。在示范性實施例中，如由載體的大小決定，F(xiàn)ET電力切換封裝具有5mm的長度及2. 5mm的寬度。所述載體具有O. 25mm的厚度。由焊接掩模材料圍繞的載體接合墊具有約O. 07mm2的面積，如由直徑為O. 3mm的圓形所提供。第一 FET(同步或低側晶體管)具有2. 48X2.1mm的尺寸、O. 05mm的厚度且漏極向下以導電方式附接在載體上；附接層的厚度為O. 02mm。用于源極及柵極的暴露接合墊具有約O. 18mm2的面積,如由直徑為O. 48mm的圓形所提供。第二 FET(控制或高側晶體管)具有1. 05X2.1mm的尺寸、O. 05mm的厚度且鄰近于第一 FET而源極向下以導電方式附接在載體上；同樣，附接層的厚度為O. 02mm。用于漏極及柵極的暴露接合墊具有約O. 18mm2的面積,如由直徑為O. 48mm的圓形所提供。一個技術優(yōu)勢是，可選擇用于同步FET及控制FET的接合墊位置以配置所建立的占用面積。或者，所述墊可以由列及行形成的有序圖案排列。使用低成本噴射技術將直徑為O. 3mm的焊料球(舉例來說，錫/銀合金)(產生約O. 014mm3的體積)沉積在每一接合墊上。此后，回流所述焊料球，使得經(jīng)液化的焊料覆蓋墊區(qū)域且通過表面張力形成具有凸起表面及頂端的凸塊。所述頂端在墊區(qū)域上的高度與所述墊區(qū)域的直徑成反比，因為所有凸塊具有相等的焊料體積。對于上文引述的墊直徑來說，F(xiàn)ET墊上的凸塊高度為O. 15mm，載體墊上的凸塊高度為O. 22mm。凸塊高度之間的O. 07mm的差異補償芯片厚度(0.05mm)與附接層(厚度(0.02mm)的和。由于不同的凸塊高度，所有凸塊頂端沉積的共用平面上；所述凸塊是共面的。在將經(jīng)封裝的電力供應模塊組裝到PBC之前，模塊的厚度為O. 47mm，S卩，載體厚度(0.25mm)與載體焊料凸塊高度(0.22mm)的和。一個技術優(yōu)勢是，與經(jīng)組裝的FET相對的載體側的暴露金屬對于散熱片的附接是可用的。在散熱片附接到所述載體的情況下，示范性模塊可處置上至35A的電流。


圖1為根據(jù)本發(fā)明的實施例的封裝電力供應模塊的底側的透視圖，其說明組裝在載體上的兩個電力FET芯片。芯片及載體在不同面積的接觸墊上具有等體積但不同高度的共面焊料凸塊。所述FET芯片具有相同的厚度。圖2描繪圖1的模塊 的頂視圖。虛線指示圖3中展示的模塊切除的位置。圖3說明垂直通過圖2的視圖的平面的橫截面，其揭示作為本發(fā)明的實施例的電力供應模塊的結構。圖4為針對等體積的焊料凸塊展示焊料凸塊高度(從接觸墊到凸起凸塊表面的頂端測量)與所述接觸墊的直徑(由不可焊接涂層的開口決定)之間的關系的圖表。所述關系的參數(shù)為凸塊體積(0.014mm3)。所述關系允許所述凸塊頂端定位在共用平面上。圖5為現(xiàn)有技術中的具有并排組裝的兩個電力場效晶體管(FET)的同步降壓轉換器的電路圖。圖6描繪根據(jù)本發(fā)明的具有并排組裝的兩個FET的同步降壓轉換器的電路圖。
具體實施例方式圖1、2及3說明本發(fā)明的實例實施例，即，同步降壓轉換器的通常表示為100的經(jīng)封裝建置塊。第一半導體FET芯片110及第二半導體FET芯片120組裝在載體板130上。如圖1展示，所述組裝是并排的且緊密接近。組裝層(表示為140)具有厚度141 (優(yōu)選地為約O. 02mm)，且是導電且導熱的。在此實例中，芯片110具有比芯片120大的面積，因為芯片110包括所述模塊的同步(低側)晶體管(同步FET)，而芯片120包括所述模塊的控制(高側)晶體管(控制FET)。在圖1的實例中，芯片110及芯片120具有相等的厚度113，優(yōu)選約O. 05mm ;在其它實施例中，芯片110及芯片120可具有不同的厚度，且值可大于或小于 0. 05mmo就同步FET及控制FET的物理面積與有源面積的比較來說，應注意，同步降壓轉換器的工作循環(huán)決定控制FET所需的有源面積相對于同步FET所需的有源面積的比率，因為接通狀態(tài)的電阻1^與有源芯片面積成反比。如果所預期的工作循環(huán)在大多數(shù)時間(<0. 5)是低的，那么控制FET在大多數(shù)操作期間是關斷的且不傳導；且同步FET在大多數(shù)循環(huán)時間是傳導的。為降低降壓轉換器的傳導損失(Pubs = I2Rw),使同步FET芯片110具有等于或大于控制FET芯片120的有源面積的有源面積將會是有利的。因此，同步芯片110還具有等于或大于控制芯片120的物理面積的物理面積。在圖1、2及3的實例中，第一電力FETllO具有2. 48mm的長度111及2.1mm的寬度112。第二電力FET120具有1. 05mm的長度121及與第一晶體管110相同的2.1mm的寬度112。在示范性轉換器100中，第一 FET使其漏極以導電方式附接到載體130，且第二 FET使其源極以導電方式附接到載體130。晶體管110及120都具有由附接凸塊填充的具有第一面積的多個接合墊。在轉換器100的實例中，所述第一接合墊面積為約O. 18mm2,如由直徑為O. 48mm的圓形所提供。圓形FET墊形狀及面積在圖2中表示為210，F(xiàn)ET墊直徑在圖3在表示為310。載體130具有具小于所述第一面積的第二面積的多個接合墊，其也由附接凸塊填充。在轉換器100的實例中，第二接合面積為約O. 07mm2,如由直徑為O. 3mm的圓形所提供。所述圓形載體墊形狀及面積在圖2中表示為230，所述載體墊直徑在圖3中表示為330。所述接合墊區(qū)域的周界由絕緣、不可焊接涂層(例如焊接掩模)中的開口決定，所述涂層圍繞所述接合墊(所述涂層在圖2中由陰影表示，且在圖3中表示為301)。在另一方面，所述接合墊區(qū)域使表面經(jīng)調整處理，使得可附接導電材料(例如，導電粘合劑及焊料)；作為實例，所述墊區(qū)域可具有與焊料的親和性(例如，清潔度)且因此可由焊料均勻地打濕。所有導電凸塊具有相同的體積。在圖1、2及3的實例中，凸塊的體積為約0. 014mm3,在焊接的實例中，這可通過回流直徑為0. 3mm的球形焊料球來實現(xiàn)。載體130具有長度131及寬度132 ;載體130的厚度表示為333。在圖1的實例中，長度131為5. 0mm，且寬度132為2. 5mm，且厚度133為約O. 25mm。板130是導電且導熱、機械堅硬且優(yōu)選由銅或銅合金制成；或者使用鋁、鋼或其它金屬合金。載體130具有表面130a (其優(yōu)選具有可焊接冶金配置以促進芯片110及120的組裝)，及平行表面130b (見圖3)。兩個表面優(yōu)選都是平坦且光滑的。在一些實施例中，表面130b經(jīng)配置以使得其促進熱量傳遞到環(huán)境中；如在圖3中由示范性虛線350指示，當表面130b適于附接散熱片時，這是一個技術優(yōu)勢。如上文陳述，晶體管110及120具有具第一面積的多個接合墊，其由導電凸塊填充以用于附接到外部部件(例如，PCB)，且載體130具有具小于所述第一面積的第二面積的多個接合墊，其也由導電凸塊填充。對于同步FETll0來說，用于晶體管源極端子的導電凸塊表示為114 ;源極凸塊的填充由虛線119描繪。用于晶體管柵極端子的凸塊表示為115。對于控制FET120來說，用于晶體管漏極端子的導電凸塊表示為124;漏極凸塊的填充由虛線129描繪。用于晶體管柵極端子的凸塊表示為125。在示范性轉換器100中，有利的是，以行及列組成的有序圖案來排列晶體管及載體的導電凸塊。具體來說，有利的是，以標準占用面積來排列晶體管凸塊以用于附接到PCB。對于晶體管110的垂直凸塊行來說，圖2的示范性轉換器展示O. 72mm的中心到中心凸塊間距220。對于晶體管110及120的水平凸塊列來說，圖2的示范性轉換器展示O. 65mm的中心到中心凸塊間距221。對于載體130的凸塊(126)的行來說，圖2的示范性轉換器展示O. 5mm的凸塊間距231。在其它實施例中，焊接墊及凸塊可更任意地布置。如上文論述，所有導電凸塊具有相同的體積。在此條件及回流焊料正打濕接合墊的整個區(qū)域的事實之下，圖4的圖表說明接合墊的面積(由圓形鈍化開口的直徑(圖4的橫坐標)表示)與凸起凸塊表面的頂端(由回流之后的焊料凸塊的高度(圖4的縱坐標)表示)之間的關系。圖4的數(shù)據(jù)展示頂端與墊面積之間的關系是線性的，其由線401指示；參數(shù)為凸塊體積，其給予所述線斜率。因此，頂端在所述墊區(qū)域上的高度與墊區(qū)域的直徑成反比，因為所有凸塊具有相等的焊料體積。圖4的特定數(shù)據(jù)是針對O. 014mm3的焊料凸塊體積而獲得的。此體積可通過回流直徑為O. 3mm的焊料球來獲得。作為工藝的實例，由錫/銀合金制成的球被沉積在每一接合墊上、在回流溫度下被液化直到墊區(qū)域由焊料覆蓋。表面張力使熔融合金形成為具有頂端的凸起表面。當焊料溫度下降到周圍溫度時，所述凸塊固化。作為實例，圖4的數(shù)據(jù)展示O. 18mm2的圓形FET墊區(qū)域上的凸塊(與O. 48mm的墊直徑相關)具有O. 15mm的高度。FET凸塊的此高度在圖3中表示為311。圖4的數(shù)據(jù)進一步展示O. 07mm2的圓形載體墊區(qū)域上的凸塊(與O. 3_的墊直徑相 關)具有O. 22mm的高度。載體凸塊的此高度在圖3中表示為 331。FET墊區(qū)域上的凸塊高度與載體墊區(qū)域上的凸塊高度之間的O. 07mm的差異補償芯片厚度(0.05mm)與附接層(厚度(0.02mm)的和。為計算FET處的高度，在載體130的表面130a處開始，粘合劑材料的具有厚度141 (O. 02mm)的層將具有厚度113(0. 05mm)的FET芯片110及120并排附接到載體表面130a上。FET凸塊在頂端處展示O. 15mm的高度311。因此，在FET處的總高度為O. 22mm。這是與上文引述的載體凸塊高度331相同的高度。由于不同的凸塊高度，所有的頂端位于在圖1中表示為150的共用平面上。所述凸塊是共面的。共面性的事實在圖3中由虛線340說明。凸塊共面性的特征使得能夠進行轉換器100到PCB的高良率附接。翻轉(倒置)轉換器100且使其與PCB的表面對準，直到平面340與PCB表面平行。接著將轉換器100降低到PCB上，直到平面340與PCB表面共軸，借此所有倒置凸塊頂點觸摸PCB表面。所有的凸塊都準備好同時附接到PCB表面。在其它實施例中，F(xiàn)ET芯片可能不具有相等的厚度。為獲得用于等體積的凸塊的凸塊共面性，相比于第二FET，對于第一FET來說，用于凸塊的接觸面積必須是不同的。當將兩個FET安裝在平坦載體(在平面中的載體表面上)上時，相比于較厚芯片的接觸面積，較薄芯片的接觸面積必須是較小的(也見圖4)。圖1到4中說明的用于通過使凸塊高度與用于等體積的凸塊的凸塊附接面積負相關來實現(xiàn)連接凸塊的共面性的方法可一般化到任何載體，所述載體具有帶有不位于共用平面上的多個接觸墊的表面。作為實例，載體可具有具階梯的表面，使得接觸墊位于不同的平面上。對于此載體，提供等體積的體的供應，其中所述體的材料適于形成連接。將來自此供應的一個體選擇為附接到每一接觸墊。執(zhí)行所述附接使得所述體的材料分散在相應的墊區(qū)域上且形成具有包括頂端的凸起表面的凸塊。當所述墊面積與相應凸塊的頂端負相關時，等體積的所有凸塊的頂端將位于共用平面上；所述凸塊頂端是共面的。為總結圖1到3中論述的示范性轉換器封裝相比于常規(guī)轉換器封裝的電性改進，將用于包括兩個個別包封的電力FET520及510的常規(guī)同步降壓轉換器的圖5的電路圖與如圖1到3中論述的包括用于電力FET620及610未包封的芯片的轉換器的圖6的電路圖進行比較。可通過降低電力損失來實現(xiàn)提高同步降壓轉換器的效率的目標效率=輸出電力/輸入電力=輸入電力/(輸入電力-電力損失)。同步降壓轉換器中的電力損失由以下等式?jīng)Q定電力損失=IL2R+PSff(其中込=負載電流，R=本征電阻，Psw=切換損失)。可通過沿著兩條線路前進來實現(xiàn)降低電力損失及提高效率降低切換損失Psw且因此降低裝置水平的熱產生，及提高在板水平的熱消散。Psw可通過消除圖5的許多地方中存在的歸因于基于有線接合、線夾具有墊及引線(端子)的引線框來組裝控制FET及同步FET芯片的方法的寄生電感及電阻來降低。此外，將散熱片附接到芯片載體的未阻塞表面的可能性有效地支持板水平的熱消散。在圖5中，高側(控制)FET520的芯片由封裝521封閉。FET520使其漏極520c被連接到封裝漏極端子522，其中所述連接包括寄生電阻Rhsd(523)及寄生電感Lhsd(524);端子522又系到輸入端子Vin (560)。此外，F(xiàn)ET520使其源極520a被連接到封裝源極端子525，其中所述連接包括寄生電阻Rhss (526)及寄生電感Lhss (527);端子525又系到低側(同步)FET封裝511的漏極端子512且與跡線562系在一起作為到負載570的開關節(jié)點。最后，F(xiàn)ET520使其柵極520 b被連接到封裝柵極端子528，其中所述連接包括寄生電阻Rlise (529)及寄生電感LHse(530);端子528又系到驅動器及控制器540。在圖5中，低側(同步)FET510的芯片由封裝511封閉。FET510使其漏極510c被連接到封裝漏極端子512，其中所述連接包括寄生電阻(513)及寄生電感Usd(514)；端子512又系到高側(控制)FET封裝521的源極端子525，且與跡線562系在一起作為到負載570的開關節(jié)點。此外，F(xiàn)ET510使其源極510a被連接到封裝源極端子515，其中所述連接包括寄生電阻Rm (516)及寄生電感Uss (517);端子515又系到接地電勢561。最后，F(xiàn)ET510使其柵極510b被連接到封裝柵極端子518，其中所述連接包括寄生電阻Rm (519)及寄生電感Use (531);端子518又系到驅動器及控制器541。圖5中的轉換器圖(基于常規(guī)組裝)與圖6中的轉換器圖(基于通過本發(fā)明的概念進行的組裝)的比較說明轉換器的寄生成分顯著降低。封裝相關的互連寄生電阻523、526、529、513、516及519、開關節(jié)點跡線及封裝相關互連寄生電感524、527、530、514、517及531被消除。相反，在圖6中，高側(控制)FET620的芯片及低側(同步)FET610的芯片并排附接在用作具有非常小的寄生電阻Rsw(663)及非常小的寄生電感Lsw(664)的開關節(jié)點的載體662上。因使用了凸塊互連，所述FET端子具有到PBC跡線的直接通道高側(控制)FET620的漏極620c通過端子凸塊622經(jīng)由PBC跡線直接系到輸入端子Vin ￠60);低側(同步)FET610的源極610a通過端子凸塊615經(jīng)由PBC跡線直接系到接地電勢661 ;高側(控制)FET620的柵極620b通過端子凸塊628經(jīng)由PBC跡線直接系到驅動器及控制器640 ;低側(同步)FET610的柵極610b通過凸塊618經(jīng)由PBC跡線直接系到驅動器及控制器641 ；且載體通過端子凸塊/凸塊662a經(jīng)由PBC跡線直接系到負載670。圖1到3中描述的轉換器的緊湊配置進一步使得包括接地環(huán)路的較緊的電環(huán)路及較短的PBC跡線鋪設和互連及因此降低的PBC寄生成為可能。這些消除的寄生物連同上文描述的轉換器封裝中的實質性寄生消除一起導致轉換器電力損失降低且因此提高了轉換器效率。這些獲益通過經(jīng)由附接到如圖3中指示的未障礙載體表面的散熱片對轉換器FET的有效冷卻而進一步得到增強。
雖然已參考說明性實施例描述了本發(fā)明，但此描述無意以限制意義加以理解。在參考所述描述之后，所屬領域的技術人員將理解說明性實施例的各種修改及組合以及本發(fā)明的其它實施例。作為實例，本發(fā)明不僅適用于場效晶體管，而且還適用于其它合適的功率
晶體管。作為另一實例，本發(fā)明適用于使墊不位于單個平面內而位于若干平面內但仍需要使這些墊被附接到平面襯底的表面。對于同體積的共面連接器，必須以與墊與襯底之間的距離反關系來選擇墊面積。因此，希望所附權利要求書涵蓋任何此類修改或實施例。
權利要求
1.一種設備，其包含 載體，其具有帶有多個接觸墊的表面，所述墊不位于一平面上； 多個焊料凸塊，其具有相同的體積，一凸塊附接到每一墊，每一凸塊分布在相應的墊區(qū)域上且具有帶有頂端的凸起表面；且所述頂端位于共用平面內。
2.根據(jù)權利要求1所述的設備，其中所述凸起凸塊表面具有球形外形。
3.根據(jù)權利要求1所述的設備，其中所述凸起凸塊表面是通過焊料回流工藝形成。
4.一種經(jīng)封裝電力供應模塊，其包含 具有第一電力場效晶體管FET的芯片及具有以導電方式并排附接到導電載體上的第二 FET的芯片，所述晶體管具有具第一面積的接合墊，且所述載體具有具小于所述第一面積的第二面積的接合墊；及 導電凸塊，其附接到所述晶體管接合墊及所述載體接合墊，所述凸塊具有相等的體積且共面，所述晶體管墊上的所述凸塊具有第一高度，且所述載體墊上的所述凸塊具有大于所述第一高度的第二高度。
5.根據(jù)權利要求4所述的模塊，其中所述第一及第二芯片具有相等的厚度。
6.根據(jù)權利要求5所述的模塊，其中所述晶體管接合墊位于第一平面內，且所述載體接合墊位于與所述第一平面間隔的第二平面內，所述間隔約等于所述芯片厚度。
7.根據(jù)權利要求6所述的模塊，其中所述第二凸塊高度與所述第一凸塊高度之間的差等于所述第一平面與所述第二平面之間的所述間隔。
8.根據(jù)權利要求4所述的模塊，其中所述載體為由具有可焊接表面的金屬制成的平坦板。
9.根據(jù)權利要求8所述的模塊，其中所述金屬包括銅或鋁。
10.根據(jù)權利要求4所述的模塊，其中所述第一及所述第二FET附接到一個載體表面上，而相對的載體表面可用于附接散熱片。
11.根據(jù)權利要求4所述的模塊，其中所述導電凸塊為焊料。
12.根據(jù)權利要求11所述的模塊，其中所述焊料凸塊具有約O.014mm3的體積，如直徑為O. 3mm的焊料球所提供；晶體管接合墊面積約為O. 18mm2,如由直徑為O. 48mm的圓形所提供；及載體接合墊面積約為O. 07_2，如由直徑為O. 3mm的圓形所提供。
13.根據(jù)權利要求4所述的模塊，其中所述FET接合墊及所述載體接合墊由不可焊接涂層圍繞。
14.根據(jù)權利要求13所述的模塊，其中所述FET接合墊的所述不可焊接涂層是順應性的，且足夠厚以用作所述凸塊之間的應力吸收底部填充。
15.根據(jù)權利要求4所述的模塊，其中所述晶體管的所述導電凸塊以由列及行組成的有序圖案排列。
16.根據(jù)權利要求15所述的模塊，其中所述晶體管凸塊以標準占用面積排列。
17.根據(jù)權利要求4所述的模塊，其中所述第一FET使其漏極以導電方式附接到所述載體，且所述第二 FET使其源極以導電方式附接到所述載體。
18.根據(jù)權利要求17所述的模塊，其中所述第一FET為所述模塊的同步(低側)晶體管，且所述第二 FET為所述模塊的控制晶體管(高側)。
全文摘要
本發(fā)明涉及一種經(jīng)封裝電力供應模塊(100)，其包含具有第一電力場效應晶體管FET的芯片(110)及具有以導電方式并排附接到導電載體(130)上的第二FET的第二芯片(120)，所述晶體管具有具第一面積(210)的接合墊，且所述載體具有具小于所述第一面積的第二面積(230)的接合墊。附接到所述晶體管接合墊的導電凸塊(114、115、124、125)及附接到所述載體接合墊的導電凸塊(126)具有相等的體積且是共面的(150)，所述晶體管墊上的所述凸塊具有第一高度，且所述載體墊上的所述凸塊具有大于所述第一高度的第二高度。
文檔編號H02M3/10GK103035603SQ20121036798
公開日2013年4月10日 申請日期2012年9月28日 優(yōu)先權日2011年9月28日
發(fā)明者胡安·A·赫布佐默, 奧斯瓦爾多·J·洛佩斯, 喬納森·A·諾奎爾, 達維德·豪雷吉, 馬克·E·格拉納亨 申請人:德州儀器公司