供電單元的控制電路、電池充電器及控制對供電電源的輸入端進行取樣的方法
【專利摘要】本發明提供一種用于供電單元(200)的控制電路(250)。該供電單元包括輸入端(207、209)，用于接入干線電源(208)。控制電路用于：對輸入端(207、209)進行取樣，以獲得第一取樣值；在獲得第一取樣值后對輸入端(207、209)進行取樣，以獲得第二取樣值；將第一取樣值與第二取樣值進行比較，以生成比較結果；根據比較第一取樣值與第二取樣值的比較結果設置延遲間隔；以及在延遲間隔過后對輸入端(207、209)進行取樣，以獲得第三取樣值。
【專利說明】供電單元的控制電路、電池充電器及控制對供電電源的輸入端進行取樣的方法
【技術領域】
[0001]本發明涉及控制電路。特別地，盡管是非排他地，本發明涉及開關模式電源的控制電路。
【背景技術】
[0002]為了抑制電磁干擾，在大多數場合下，設備的輸電干線電源接入端，如交換模式開關電源(SMPS)，需要使用輸入濾波器。除電感之外，EMI濾波器一般還包括一個或多個連接于干線電源輸入終端之間的電容器。這些電容器被稱為X電容器。EMI濾波器一般還包括一個或多個連接于干線電源輸入終端和保護接地之間的電容器。這種電容器被稱為Y電容器。一般而言，保護接地是以輔助接地的形式供Y電容器連接，從而橋式整流器是單獨地通過基本接地與地相連。基本接地和輔助接地之間存在電源隔離，但可以通過一個或多個Y電容器互相連接。
[0003]有必要地，甚至在部分規范中是強制地，在系統與電源之間斷開連接之后，將電源終端之間的電壓在特定時間內降低到到一個安全值。否則，當用戶無意地碰到插頭的插爪時，存在電氣傷害的風險。

【發明內容】

[0004]根據本發明的一個方面，提供一種用于供電單元的控制電路，該供電單元包括用于接入干線電源的輸入端，該控制電路用于:
[0005]對輸入端進行取樣，以獲得第一取樣值；
[0006]在獲得第一取樣值后對輸入端進行取樣，以獲得第二取樣值；
[0007]將第一取樣值與第二取樣值進行比較，以生成比較結果；
[0008]根據比較第一取樣值與第二取樣值的比較結果設置延遲間隔；以及
[0009]在延遲間隔過后對輸入端進行取樣，以獲得第三取樣值。
[0010]該控制電路通過在下次取樣之前設置一個合適的延遲間隔，可以降低供電單元的功耗。通過這種方式，在固定時間內的取樣數目可以減少，從而減少在該固定時間內為取得輸入端的取樣而耗費的電力。這樣的原因是因為對于干線電源的不必要的取樣過程可以減少或省略。
[0011]前述取樣值可以是數字的取樣值。該控制電路可用于將取樣值進行數字化，以生成數字取樣值。前述比較可以是數字取樣值之間的比較。
[0012]該控制電路還用于:
[0013]如果比較結果表明第二取樣值小于或等于第一取樣值，則設置延遲間隔為第一延遲間隔；
[0014]如果比較結果表明第二取樣值大于第一取樣值，則設置延遲間隔為第二延遲間隔。[0015]第二延遲間隔長于第一延遲間隔。
[0016]第二延遲間隔的時長大于10、32、64毫秒或0.5秒，或大于或等于干線電源的交流波形的四分之一或一半的時長。第二延遲間隔可取決于供電單元的其他設置或工作模式。
[0017]所述供電單元還包括用于根據控制信號而選擇性地將輸入端通過電阻接地的放電開關；
[0018]控制電路進一步用于根據表明第二取樣值小于或等于第一取樣值的比較結果而:
[0019]確定小于或等于當前取樣值的連續取樣的個數；以及:
[0020]將小于或等于前一取樣值的后一取樣值的個數加一；并且
[0021]如果所述個數大于閾值，則設置控制信號以閉合放電開關；
[0022]如果所述個數不大于閾值，則設置控制信號以打開放電開關。
[0023]所述確定的連續取樣的個數的持續時間可大于四分之一、一半、一個或1.5個干線電源的交流周期。通常地，該持續時間等于或稍大于一個交流周期。
[0024]該輸入端可為第一輸入端。該供電單兀可包括第二輸入端。第一輸入端、第二輸入端用于接入所述干線電源。該供電單元可包括連接在第一輸入端與第二輸入端之間的電容。該供電單元可包括放電開關，用于根據接收的控制信號而將電容放電及允許對第一輸入端或第二輸入端進行取樣。控制電路還用于根據第一取樣值與第二取樣值的比較結果向放電開關提供控制信號，用以對第一輸入端或第二輸入端進行取樣。
[0025]放電開關用于根據所接收的控制信號將第一輸入端及第二輸入端接地。
[0026]控制電路用于當多個取樣值中的數個都小于閾值時向放電開關提供控制信號。進一步可選地，控制電路用于當多個取樣值的數個都相等或下降時向放電開關提供控制信號。
[0027]控制電路取得多個取樣值的時間大于四分之一、一半、一個或1.5個干線電源的交流周期。
[0028]第一取樣值和第二取樣值可以是連續的取樣值。第二取樣值可以是第一取樣值的后續取樣值。
[0029]每個取樣值可以是干線電源的度量值的取樣。度量值可以是第一輸入端和/或第二輸入端與地之間的電壓或與之相關。
[0030]該比較用于確定在第一取樣值和其后的第二取樣值之間該度量值是否出現了增長。該控制電路可用于將延遲間隔設置為長延遲，該長延遲比該度量值沒有出現增長時的延遲間隔長。該控制電路可在第一取樣與第二取樣之間等待一個缺省時間。該缺省時間可以是預先設定的。該控制電路可以將延遲間隔設為缺省時間，除非比較結果顯示該延遲間隔應當設置得較長。長延遲可以比該缺省延遲長。
[0031]該延長的延遲可以大于10、32、64毫秒或0.5秒，或大于干線電源的交流波形的四分之一或一半的時長。當有干線電源接入時，通過取樣該多個取樣值，可以檢測到一個上升沿。從而，當有干線電源接入時，可以使用較長的延遲。在延長的延遲過后，再進行后面的取樣。缺省的延遲可以是I毫秒或2毫秒。該延長的延遲可以與缺省延遲之間存在固定的關系，從而在部分實施方式中可以簡化電路設計。
[0032]根據本發明的另一個方面，提供一種包括該控制電路的供電單元。該供電單元可以是一種用于插入墻面插座的消費電源，例如電池充電器。
[0033]根據本發明的另一個方面，提供一種包括該控制電路或供電單元的電子設備。
[0034]根據本發明的另一個方面，提供一種對供電電源輸入端進行取樣的方法，其包括:
[0035]對輸入端進行取樣，以獲得第一取樣值與第二取樣值；
[0036]將第一取樣值與第二取樣值進行比較，以生成比較結果；
[0037]根據比較第一取樣值與第二取樣值的比較結果設置延遲間隔；以及
[0038]在所述延遲間隔過后對所述輸入端進行取樣，以獲得第三取樣值。
[0039]該方法進一步包括:
[0040]根據表明第二取樣值小于第一取樣值的比較結果設置延遲間隔為第一延遲間隔；以及
[0041]根據表明第二取樣值大于第一取樣值的比較結果設置延遲間隔為第二延遲間隔。
[0042]該方法進一步包括在多個取樣值小于閾值時將供電單元的輸入端接地。該方法進一步包括在多個取樣值相等或連續下降時將供電單元的輸入端接地。
[0043]該方法進一步包括:
[0044]若延遲間隔設為第一延遲間隔，則在該方法的隨后一次重復中將第二取樣值作為第一取樣值；或者
[0045]若延遲間隔設為第二延遲間隔，則在該方法的隨后一次重復中，將第三取樣值作為第一取樣值。
[0046]可以理解的是，該控制電路的功能的至少一部分可以由計算機程序實現。
[0047]根據本發明還可以提供一種計算機程序，該計算機程序在計算機上運行時可使該計算機實施或驅使任何裝置，如電路、控制器、轉換器或其他在此描述的裝置實施上述方法。該計算機程序可以是軟件執行程序。該計算機可視為任何適用的硬件，包括數字信號處理器、微控制器，或者只讀存儲器、可擦寫只讀存儲器或電可擦寫只讀存儲器等例子中的執行程序。該軟件可以是匯編語言。
[0048]該計算機程序可以提供在計算機可讀介質上，該計算機可讀介質可以是物理的計算機可讀介質，如存儲碟片或存儲器設備；也可以在暫變信號中嵌入。上述暫變信號可以是網絡下載的，包括由互聯網下載的。
【專利附圖】

【附圖說明】
[0049]以下將結合附圖對于本發明的實施方式進行進一步描述。
[0050]圖1所示的是一種供電單元，其包括連接于輸入端之間的電阻；
[0051]圖2所示的是一種控制電路，其可以通過模/數轉換器和數字控制器來控制對濾波電容的放電；
[0052]圖3a所示的是電源輸入電壓隨時間的變化圖；
[0053]圖3b所示的是對電源輸入電壓進行取樣的示意圖；
[0054]圖4a是一種包括說明圖2中的ADC的示例的控制電路的示意圖；
[0055]圖4b表不的是ADC的輸出值與輸入電壓情況之間的對應關系；
[0056]圖4c表示的是具有限流能力的電流鏡像的電路圖；[0057]圖5所示的是為控制電路提供高壓保護的電路圖；
[0058]圖6所示的是可在控制器中執行的方法流程圖；
[0059]圖7a所示的對一個正弦波輸入進行I毫秒間隔取樣及其電流的示意圖；
[0060]圖7b所示的是對一個提拉整流正弦波輸入進行I毫秒間隔取樣及其電流的示意圖；
[0061]圖8a所示的是利用延遲取樣對一個正弦波輸入進行I毫秒間隔取樣及其電流的示意圖；
[0062]圖Sb所示的是利用延遲取樣對一個提拉整流正弦波輸入進行I毫秒間隔取樣及其電流的不意圖。
【具體實施方式】
[0063]圖1說明的是一種現有的用于連接到干線電源108的供電單元100。該供電單元100包括一濾波器101、一橋式整流器104與一交換模式開關電源(SMPS)轉換器106。
[0064]該供電單元100包括第一輸入端107與第二輸入端109，用于接收該干線電源108。該濾波器101用于連接在該橋式整流器104的輸入端與該干線電源108的第一輸入端107、第二輸入端109之間。該濾波器101可以補償該SMPS轉換器106產生的開關噪聲，從而此類噪音不會被反饋到該干線電源108。
[0065]該橋式整流器104提供整流的干線電源信號給該SMPS轉換器106。進一步地，在橋式整流器104的輸出端并聯有電容器114，用于平滑整流電壓的波形。
[0066]該濾波器101包括干線端濾波電容110、轉換端濾波電容112以及一對同軸的電感線圈 102a、102b。
[0067]每個電感線圈102a、102b都包括干線端和轉換端。電感線圈102a、102b的干線端分別用于連接干線電源108的第一輸入端107和第二輸入端109。電感線圈102a、102b的轉換端分別用于連接橋式整流器104的輸入端。
[0068]該干線端濾波電容110包括連接到該供電單元的的第一輸入端及第一電感線圈102a的干線端的第一極板。該干線端濾波電容110包括連接到該供電單元的的第二輸入端及第二電感線圈102b的干線端的第二極板。該轉換端濾波電容112包括連接到第一電感線圈102a的第一極板。該轉換端濾波電容112包括連接到第二電感線圈102b的第二極板。
[0069]當該干線電源108被提供給該供電單元100時，轉換噪聲可被該干線端濾波電容110以及該轉換端濾波電容112消除或減少，其對于轉換噪聲起到高通濾波通道的作用。實際上，轉換器所帶來的噪聲是通過濾波電容110、112短路掉的。這些電容器可以是X電容器。第一和第二電感線圈102a、102b的阻抗為開關噪聲流向該干線電源108設置了一個高阻抗，從而大部分的噪聲電流流經該濾波電容112。
[0070]然而，當干線電源108斷開時，在濾波電容器110、112上會維持一個電勢差(除非干線電源是在交流電源在O交流電位時斷開的)。在本實施例中還提供一個電阻器115，其與干線端濾波電容110并聯，從而該干線端濾波電容110可以通過該電阻器115放電。如此，在電容110、112上的電勢差可以減小。存儲電荷的減少可以提供一種很重要的保障，諸如當與該供電單元相連接的插頭從干線線路斷開時，在插頭的終端之間不致于出現高電壓。在彼種情形下，對供電電源的用戶會存在一定的危險。
[0071]然而，在供電單元100連接到干線電源108并正常使用時，電阻115便成為一種負載。在此情形下，電阻115增加了供電單元的電力消耗，而卻不會對供電單元的工作有益，特別是在一些要求供電單元的無負載功耗極低的情況下，用戶并不需要電阻115。
[0072]圖2所示的是另一種供電單元200的示意圖。本實施方式中去除了如圖1所示的供電單元中的電阻，從而該供電單元200在正常運行時的功耗可以降低。
[0073]該供電單元200包括第一輸入端207和第二輸入端209，用于連接到干線電源208。在第一輸入端207和第二輸入端209之間連接有濾波電容210。在其他實施方式中，該供電單元也可以包括如圖1中所示的其他濾波元件,如電容器114、電感102和電容112。供電單元200還包括橋式濾波器204，其與第一輸入端207和第二輸入端209相連接，用于為交換模式開關電源轉換器(未示出)提供輸出連接。
[0074]本實施方式的供電單元200還包括取樣和放電通路220、供給電路236及控制電路250。取樣和放電通路220在供電單元200的第一輸入端207、第二輸入端209和地之間通過放電開關226提供一個可調通路。控制電路250用于控制該放電開關226。供給電路236用于為控制電路250提供工作電壓。
[0075]第一輸入端207、第二輸入端209分別通過該取樣和放電通路220與地相接。該取樣和放電通路220用于米樣該供電單兀200的第一輸入端207和第二輸入端209上的電壓，以得到取樣值。所述取樣值可在無負載或有負載的情況下取得。此外，該取樣和放電通路220還至少可在無負載的情況下用于對濾波電容210部分放電。
[0076]取樣和放電通路220包括第一二極管222、第二二極管224、放電開關226和電流表232。第一二極管222的陽極連接到第一輸入端207。第二二極管224的陽極連接到第二輸入端209。第一二極管222的陰極與第二二極管224的陰極相連。經此，干線電源208的電壓經過整流后被提供給共陰極的第一二極管222與第二二極管224。
[0077]第一二極管222和第二二極管224的共陰極連接到放電開關226的第一端(可稱為電源端)。放電開關226的第二端(可稱為接地端)通過電流表232接地。放電開關226根據所接收到的控制電路250的控制信號進行工作(相應地將第一端和第二端接通或斷開)。后面將說明，在沒有電源的情況下閉合開關，會將濾波電容210放電。在干線電源接入的情況下間斷地閉合開關，可以對輸入到供電單元200的輸入電壓進行取樣，從而確定該干線電源是否已經連接。
[0078]當放電開關226閉合時，取樣與放電通路220連接完成，電流從而可以通過第一輸入端207、第二輸入端209經由電流表232流向接地。電流表232測量電路中的電流。電流與第一輸入端207、第二輸入端209與地之間的電勢差成比例。
[0079]控制電路250包括模數轉換器(ADC) 252和控制器254。控制電路250用于多次對度量值進行取樣，例如第一輸入端207、第二輸入端209的輸入電壓或其他代表該輸入電壓的參數。在本實施方式中，所取樣的第一輸入端207、第二輸入端209的度量值是流經電流表232的電流，其因應于電阻228而與干線電源的輸入電壓相關。控制電路250的控制器254用于提供控制信號以操控放電開關226。該控制信號是根據對度量值的采樣而設置的。當該放電開關226為晶體管時，該控制信號被送到該晶體管的柵極或基極。
[0080]盡管在本實施方式中，電路表232表示為與控制電路250相分離，但在其他實施方式中，該電流表232也可視作控制電路250的一部分。
[0081]在圖2中還示出了一些對于取樣和放電通路220而言非必要的元件。這些元件包括結型場效應管(JFET) 230和第三二極管234。在其他實施方式中，如果以其他方式取樣第一輸入端207、第二輸入端209的度量值的話，電流表232也可視為非必要的兀件。
[0082]第一二極管222、第二二極管224的共陰極與放電開關226的電源端之間串聯有電阻228。電阻228用于將輸出電壓轉換為適于測量的電流。電阻228還用于限制取樣與放電通路220的電流，從而該取樣與放電通路220后續所連接的元件，如集成電路(IC)和晶體管可以得到保護。掉電電壓和低位干線電壓的值是可以設定/調節的。
[0083]JFET230的導通通路(在其漏極和源極之間)連接在電阻228和放電開關226的電源端之間。JFET230的柵極接地。該JFET用于將高壓器件(JFET230以上的部分)和低壓元件(JFET230以下的部分)隔離開來，其也可以與其他圖2中的元件一起作為集成電路的一部分。該JFET的源極的電壓可以高于500V，而其源極的電壓則較低(如25V)。因此，在JFET以下的各電路都可以有較低的額定電壓。
[0084]第三二極管234與JFET230和放電開關226的電源端串聯。第三二極管234的陽極連接于JFET230的導通通路。
[0085]供給電路236連接于第三二極管234的陽極和地之間。該供給電路236 (也稱為高壓充電與供電電路)自供電單元200的第一、第二輸入端207、209接收電源輸入，從而為控制電路250提供電源。提供的電源是由供給電路236的VCC節點237指示的，其表示向控制電路250所提供的供給電壓。通常地，供給電路236只在供電單元的啟動階段使用。持續地通過干線電源來為控制電路250這樣功能的IC供電是非常不經濟的。然而，在啟動階段，干線電壓是唯一可獲得的電源電壓。一旦系統啟動完成，IC可以通過SMPS自身來進行供電。此外也可以在供給電路236和VCC節點237之間接一個開關。
[0086]通常地，在圖2中所示的取樣和放電通路220或供給電路236所包括的元件均可視為包括在控制電路250內。
[0087]控制電路250用于提供控制信號，用以根據所述度量值取樣中的一個或多個值而閉合放電開關226。意即，ADC252和控制器254可以集合地確定第一、第二輸入端207、209之間的電勢差是否顯示該供電單元已斷離干線電源。為確定是否斷離，ADC252和控制器254測量第一、第二輸入端207、209與地之間的電流值。當確定已經斷離時，控制器254可發出控制信號，以閉合放電開關226從而安全地將濾波電容器210上所貯存的電勢及其他可能存在的濾波元件上貯存的電荷進行放電。從而，濾波電容210的放電過程可以由ADC252和數字控制器254主動控制。
[0088]該控制電路250用于取樣該第一或者第二輸入端207、209(取決于第一和第二二極管222、224中哪個導通)，從而取得第一取樣。該控制器254發送一個控制信號，將該放電開關226閉合一段預定時間，從而完成取樣；該預定時間可以是一個較短的時間，例如20 μ S0當該開關閉合時，通過該取樣和放電通路220和電阻器228的電流被電流表232檢測至Li。ADC252將電流表232的信號進行數字化，以生成代表放電開關226閉合期間第一、第二輸入端207、209與地之間的電壓的數字取樣。ADC252的量化閾電平與該供電單元的掉電電壓和低位干線電壓有關。從而，可以使用一個結構簡單的ADC252，以降低電路的復雜程度及成本。此外，ADC252的輸出也可以提供給其他元件，以指示該供電單元是否超過了掉電電壓或低位干線電壓。
[0089]該控制電路250重復該取樣步驟，以獲得隨后的第二取樣。該第二取樣可在第一取樣之后相隔某個延遲間隔而進行。該延遲間隔可以是缺省的或者預先設定的。
[0090]該控制電路250將該第一取樣與第二取樣進行比較，以得到該比較的結果。該比較結果可以表不該供電單兀200的第一或第二輸入端207、209的電壓在該第一取樣及其后的第二取樣之間是否增長。
[0091]該控制電路250隨后根據該第一和第二取樣比較的結果設置該延遲間隔。在第一、第二取樣的電壓出現增長的情況下，該控制電路250可以設置一個比第一、第二取樣的電壓不增長的情況下更長的延遲間隔。這樣的設置是基于以下的假設的:當電壓增長時，表示供電單元200仍然連接在干線電源208上。
[0092]在第二取樣之后的延遲間隔結束后，該控制電路250獲得第三取樣。進行第三取樣及其后的各取樣過程與前述的第一取樣、第二取樣的過程類似。
[0093]以上實施方式的好處在于,該控制電路250用于根據一系列度量值取樣中的兩個取樣的差值確定某一標識，并在該差值確定出某一種特定標識時推遲這種重復取樣。在本實施方式中，控制器用于比較連續的數字化取樣，并在電流表232的電流中找到其增長。由于電阻228的存在，可以理解該電流與供電單元的輸入端和地之間的電壓是成比例的。若在兩個連續的取樣之間的電壓出現增長，則說明連接了干線電源，從而后續的取樣不需要如此頻繁。即，可以將取樣過程向后推遲相對較長的時間。取樣的推后使得控制電路250避免或者減少了對于干線電源的無謂的取樣過程，從而降低了供電單元200的功耗。在不影響供電單元安全性的基礎上推后取樣的過程在以下將參考圖3進行描述。以下根據圖3至圖5還將包括控制器可以利用由一系列度量值中的一個或多個所得出的信息而提供該供電電壓處于“低壓”或“掉電”的標識的詳細說明。
[0094]圖3所示的是圖2中第一、第二二極管的共陰極端的電壓300a的波形。該電壓代表了整流供電單元的輸入隨時間的變化，該信號在取樣與放電開關閉合時可以被圖2中所示的電流表接收。電壓300a可以是供電單元的度量值的一種例子。此類度量值的其他例子包括與該電壓有關系的任意量。該電壓300a涉及整流供電周期的第一、第二以及第三部分302、304、306。第一和第二部分302、304涉及該供電周期的完整半周期。
[0095]由圖3a可見，在第一、第二半周期部分302、304和第三部分306的上升電壓部分306a中，干線電源是接入供電單元的。第一半周期部分302和第二半周期部分304是常見的整流信號(本實施方式中未示出由于二極管的存在而產生的偏差，該等編差在高壓供電單元中可以忽略)。第一半周期部分302和第二半周期部分304分別包括一個上升電壓部分302a、304a。在上升電壓部分302a、304a中，其電壓的一階差分是正的，從而，分別在上升電壓部分302a、304a中連續取樣的電壓變化表示電壓出現增長。
[0096]第三部分306同樣包括第三上升電壓部分306a。然而，在第三部分306中，在圖3a所示的標識308處干線電源被斷離。在干線電源斷離后，由于濾波電容中貯存有電荷，在供電單元的輸入端之間會存在一個電壓。通常地，該電容上的電壓會保持相對穩定(假設漏電流很小)，直到其電荷被釋放。隨著SMPS元件的放電，該電壓也會緩慢地出現下降。然而，在無負載的情況下，這種放電是微弱的。在極小輸出電壓的情況下，SMPS是關斷的，從而濾波電容的放電也會停止。因此，系統不可能依靠SMPS元件及寄生漏電來為濾波電容放電。圖3中示出了電容上電壓保持基本穩定的時間段306b (包括時軸上一段不連續的時間 310)。
[0097]圖3b所示的是控制電路進行取樣的示例圖。該取樣示意圖是基于干線電源的整流輸入電壓300b的。圖3b中示出了第一取樣組312和第二取樣組320。
[0098]用于根據一系列度量值取樣中的兩個取樣的差值確定某一標識的控制電路在所述度量值中尋找其增長。如果在某一取樣及其后的取樣之間發現有增長，則明確地表明干線電源是接入的。以下結合第一取樣組312說明該操作過程的示例。
[0099]控制電路對輸入信號進行取樣以得到第一取樣314。在取得第一取樣314之后，該控制電路對輸入信號進行取樣以得到第二取樣316。該控制電路隨后比較該第一和第二取樣314、316，以得到一個結果以及該結果設置一個延遲間隔。在此情形下，第二取樣的電壓316被第一取樣314的電壓低；這可能是因為干線電源被斷離了，也可能是因為取樣是在交流電周期的下降期取得的(圖中所示的即是這種情況)。因此，控制電路據此不能毫無疑義地根據該第一和第二取樣314、316確定干線電源電壓是否存在。控制電路因此將延遲間隔設置得較短，從而持續地以先前的采樣率進行取樣。
[0100]延遲間隔過去后，獲得第三取樣318。在本實施例中，第一取樣314和第二取樣316間的延遲間隔與第二取樣316和第三取樣318之間的延遲間隔是相同的。第三取樣318的電壓比第二取樣316低。然而，由于才有干線電源的交流周期的不到I / 4被取樣，該控制電路仍然不能無疑義地確定所述取樣值的下降是因為干線電源被斷離了，也是因為取樣是在交流電周期的下降期取得的。從而，還需要更多的取樣。當取得更多的取樣時，該控制電路可以將第二取樣316作為第一取樣，并重復以上所述過程。
[0101]在圖3b中，取得了后續的第五取樣322，其是第二取樣組320的第一取樣。由第五取樣322與第六取樣324比較的可以看到電壓出現上升。在此情況下，控制電路可以將重復取樣推遲一段比正常等待稍長的時間，以進行下一次取樣。這是基于已知該供電單元是連接到干線電源的判斷上作出的。意即，第六取樣324和第七取樣326之間的延遲間隔可以設置得比較早前的取樣之間的延遲間隔更長。這樣設置的原因是:在特定的運行機制下，因為供電單元上的高電勢將可能持續I至2秒的時間，這會是安全的。
[0102]相反地，如果取樣值持續下降，或取樣值在容許的取樣周期或閾值個取樣周期的時間內保持不變；則可以確定干線電源沒有接入、供電單元的輸入端的濾波電容應當被放電。該預定的時間可以比干線交流電源的電壓周期的1/4稍長。這樣，可以保證所計入的取樣不是全部來自于整流正弦波的單邊下降部分。通常而言，該預定的時間要長得多(例如32毫秒)。較長的預定時間可以允許系統對于干線跳線情況有一個適應期，在此情況下，干線電源在一定時間內不接入，例如一個交流周期。在某些規范中要求系統對于干線電源的20毫秒左右的跳線不應作出反應。因此，前述預定的時間實際上應當大于20毫秒加上交流周期的I / 4。從而，包括了部分余量之后，合適的預定周期可以是32毫秒。
[0103]與該時間相比，控制器可以相對較快地(在一個交流周期內)確定電源供應是否被切斷，從而可以快速地(90%的放電在0.1秒內完成)將電容器放電。該控制器通過將取樣過程延緩到操作規范容許的邊界值后再開始下一次取樣過程，可以減少從干線電源處消耗的能量。
[0104]在進行后續取樣時，該控制電路可以將第七取樣326(而不是第六取樣324)視為第一取樣，并重復上述過程。由于第五取樣322和第六取樣324的比較已經得出了電壓增長的結果，在后續的取樣過程中，控制器將不會比較第六取樣324和第七取樣326，因為它們之間的比較不會得出任何有用的信息。該控制器可以將第七取樣326與缺省時間間隔后采樣的第八取樣328進行比較，并得出第八取樣328的電壓值相比于第七取樣326的電壓值出現增長的結果。控制器可以據此將其后的延遲間隔設置得比缺省延遲間隔長。
[0105]以上所述的控制電路的好處在于，在干線電源接入的情況下，其不需要維持控制器頻繁的取樣過程才能得到供電單元的狀態，在每次干線電源通過放電開關閉合而接地的時候都會導致部分的電量耗散。因此，通過避免那些確定為不必要的取樣過程，可以節省該供電單元的能耗。通過本控制電路，可以使得供電單元更加節能。
[0106]圖4a是一種包括ADC460和電流表晶體管432的供電單元的示意圖。可以想見的是，圖1所示的其他濾波單元也可以包括在本實施方式中。本實施方式中，除ADC460和電流表晶體管432之外與圖2中供電單元相關的元件將不再贅述。圖4a中的與圖2中元件相似的元件用相應的標號表示。
[0107]電流表晶體管432的導通通路串聯在放電開關426與地之間。在本實施方式中，電流表晶體管432為場效應管。場效應管432的導通通路是在其源-漏之間形成的。電流表晶體管432的源極接地。電流表晶體管432的漏極與柵極相連，并連接到放電開關426。
[0108]ADC460包括掉電鏡像晶體管464、掉電電流源466、掉電比較器468、低壓鏡像晶體管470、低壓電流源472及低壓比較器474。
[0109]在本實施方式中，掉電鏡像晶體管464和低壓鏡像晶體管470可以是FET。掉電鏡像晶體管464和低壓鏡像晶體管470的柵極分別連接到電流表晶體管432的柵極。掉電鏡像晶體管464和低壓鏡像晶體管470的源極分別接地。
[0110]掉電比較器468與低壓比較器474的正輸入端連接參考電壓。掉電比較器468與低壓比較器474的參考電壓可以設為任意的參考電壓。
[0111]如果干線電壓較高，即會提供較高的電流。從而比較器的輸入電壓為低電平，比較器的輸出電壓應該為高電平。
[0112]掉電鏡像晶體管464的漏極連接到掉電比較器468的反相輸入端。掉電電流源466也連接到掉電比較器468的反相輸入端。當取樣的供電電壓大于交流85V時,掉電比較器468生成高電平的輸出(取樣位S0=I，將在后面說明)。
[0113]低壓鏡像晶體管470的漏極連接到低壓比較器474的反相輸入端。低壓電流源472也連接到低壓比較器474的反相輸入端。當取樣的供電電壓大于交流160V時，低壓比較器474生成高電平的輸出(取樣位Sl=l，將在后面說明)。
[0114]流經該電流表晶體管432的電流與第一或者第二輸入端407、409 (其中的較高者)的經電阻428的阻值分配后的電壓相關(不考慮電路中的二極管等元件的壓降)。流經該電流表晶體管432的電流被復制到晶體管464、470。如果電流表晶體管464的電流較小，則掉電電流源466的電流大于流入晶體管464的電流。由于兩部分電流只有一個流向，因此上述情況不可能發生。從而，在這種情況下，掉電比較器468的輸入端不會有電流流過。
[0115]掉電比較器468的反相輸入端(在掉電鏡像晶體管464和掉電電流源466之間)的電壓從而為高電壓。如果掉電電流源466是由5V的供電端供電的話，則掉電比較器468的反相輸入端的中間電壓也將會在5V左右,從而掉電電流源466送出一個比其缺省值小的電流。如果掉電電流源466的電流大于掉電鏡像晶體管464的電流，則掉電比較器468的反相輸入端為高電平，從而掉電比較器168輸出低電平(S0=0)。當掉電電流源466的電流較小，貝1J掉電比較器468的反相輸入端的電平接近于O,掉電比較器468的輸出從而為高電平(SO=I)。
[0116]低壓比較器474的設置及工作原理與上述的掉電比較器468的類似。比較器468、474所連接的參考電壓最好是在0-5V之間的某個電壓(例如2.5V)。
[0117]基于以上所述，掉電比較器468和低壓比較器474可以提供一個2位的數字輸出(SI，S0)，該輸出是和供電單元的輸入端407、409與地之間的電勢差所對應的電流相關聯的。
[0118]圖4b表不的是ADC460的輸出值與輸入電壓情況之間的對應關系。如果干線電源的輸入電壓比交流85V的“掉電電壓”476低，則2位的ADC輸出是00 (S1=0、SO=O)。如果干線電源的輸入電壓比交流85V的“掉電電壓”476高但比交流160V的“干線低電壓”478低，則2位的ADC輸出是01 (S1=0、SO=I)。如果干線電源的輸入電壓比“干線低電壓” 478高，則2位的ADC輸出是11 (Sl=l、SO=I)。在本實施方式中輸出IO(Sl=USO=O)不使用。
[0119]圖4c所示的是一個電流鏡像480的電路圖，該電流鏡像480是一種限流電路，用來將通過放電開關的最大電流限制在特定范圍之內。
[0120]通過將該電流鏡像480與上述的圖4a中的電流表晶體管432和ADC460配合使用，可以進一步降低控制電路的功耗。當檢測到一個高于干線低壓的交流160V供電電壓時，沒有必要讓對應的大電流通過圖4a所示的電阻428。所述電流的限制值可以設置為與取樣干線低壓時通過取樣和放電通路的電流相適應。
[0121]從而，圖4c所示的電路可以限制流經電阻428的電流的進一步增長。電路的電能消耗也可以進一步得到限制。在該電流限制值Ilim以下時，圖4c所示的電路作為正常的電流鏡像工作，其輸出電流U與輸出電流Iin相等。在該電流限制值以上(含)時，該電路限制 10Ut = Iin=Ilim。
[0122]該電流鏡像480包括第一鏡像階段482與第二鏡像階段484。第一鏡像階段482包括限制鏡像晶體管486、限制晶體管488與限制電流源490。在本實例方式中，該限制鏡像晶體管486與該限制晶體管488為場效應晶體管。
[0123]限制鏡像晶體管486的導通通路可連接在放電開關426與地(間接地)之間。限制鏡像晶體管486的柵連接到限制晶體管488。
[0124]該限制電流源490連接到該限制晶體管488的漏極。限制晶體管488的漏極也連接到限制晶體管488的柵。限制晶體管488的源極接地(間接地)。
[0125]可以理解的是，流經限制鏡像晶體管486的輸入電流Iin被流經限制晶體管488的電流所限制，同樣被限制的還有輸入到限制鏡像486的漏極的電流。
[0126]限制鏡像電流通過第二鏡像階段484后作為輸出電流輸出。第二鏡像階段484包括輸入晶體管492、第一鏡像晶體管494與第二鏡像496。在本實例方式中，輸入晶體管492、第一鏡像晶體管494與第二鏡像晶體管496是雙極型結型晶體管。輸入晶體管492的集電極連接到限制鏡像晶體管486的源極，輸入晶體管492的發射體接地。從而，流經輸入晶體管492的導通通道(集電極-發射體通道)的電流取決于該輸入晶體管492的集電極所收到的輸入電流，但被限制在一個由限制電流源490所決定的最大值以內。[0127]第一和第二鏡像晶體管494、496的基極分別連接到輸入晶體管492的基極。第一和第二鏡像晶體管494、496的發射極分別接地。第一鏡像晶體管494的集電極連接到限制晶體管488的源極。
[0128]如果限制鏡像晶體管486的輸入電流IiZh于電流源電流Ilini,則該輸入電流1^被從輸入晶體管492復制到第一鏡像晶體管494，從而第一鏡像晶體管494輸出一個等于輸入電流Iin的電流。然而，限制晶體管488同時輸出一個更大的電流到第一鏡像晶體管494。因此，輸入晶體管494與限制晶體管488之間的電壓上升，限制晶體管488和限制鏡像晶體管486的柵極電壓也出現上升。從而，限制鏡像晶體管486完全導通。
[0129]如果輸出電流Iin大于電流源電流Ilini，則輸入晶體管494與限制晶體管488之間的電壓下降。從而，限制鏡像晶體管486部分關斷。限制晶體管486的柵極電壓被逐漸調節，直到輸入電流Iin等于電流源電流Ilim。
[0130]第二鏡像晶體管496的集電極的電流是輸入電流經限制電流源490限制后的鏡像。輸出電流可能被輸出到圖4a的ADC460的掉電比較器468。
[0131]該控制電路的元件可以集成在集成電路(IC)中。該集成電路可能更進一步地包括圖4a中顯示在電阻428以下的或圖2中顯示在相應的電阻228以下的所有元件。電阻428連接于該IC的高壓(HV)終端或引腳上。
[0132]在電壓沖擊時，例如，發生電擊時，該高壓終端上的電壓可能會非常高。IC內部可以包括一個箝位，以限制高壓終端上的電壓。然而，在高壓終端上發生諸如電擊之類的事件時，僅有內部箝位可能不夠。
[0133]圖5所示是一種為供電單元500提供高壓保護的電路圖。該供電單元包括IC551及控制電路(未示出)，其中IC551包括虛線中所示的元件。IC551包括高壓輸入終端531和VCC以及接地終端。圖5中的與圖2中元件相似的元件用相應的標號表示，在此不詳細描述。
[0134]供電單元500進一步包括高壓(HV) 二極管597。HV 二極管597的陽極連接到高壓輸入終端531，HV 二極管597的陰極連接到一個可選的功率因數補償電路(PFC) 599的輸出端。PFC599在本實施方式中可作為SMPS的一種例子。HV 二極管597的陰極還連接到輸出平滑SMPS電容514的一個極板上。
[0135]本實施方式中，可選地，在HV 二極管597與地之間還連接有電容器598。可選電容器598將高頻、高壓信號接地。將可選電容598設在離IC551較近的位置可以允許系統使用導致箝位電壓較高的長感應線。
[0136]圖6所示的是控制電路執行的流程600的流程圖，控制電路可以是圖2或圖4a中所示的控制電路。該流程600涉及以下功能:
[0137]取樣供電電壓，以確定供電電壓是否下降到干線低壓或掉電電壓以下；以及
[0138]檢測到整流的干線電壓正弦波的上升沿時，延后所述取樣。
[0139]該流程600包括數個步驟。該流程使用數個內部變量，包括:
[0140]“Mainslowlevel”,表示干線電壓的低位值的電壓值；
[0141]“Brownoutlevel”,表示干線電壓掉電的電壓值；
[0142]“Mainsdipcntr”,用于計算連續的非增長的干線電壓取樣個數的計數器；
[0143]“Brownoutcounter”,用于計算連續的小于Brownoutlevel電壓值的取樣個數的計數器；
[0144]“R0”和“R1”，用于存儲如以上圖4a和圖4b所述的與ADC的SO和SI相對應的取
樣位的注冊值；
[0145]“Xcapdischarge”，邏輯變量，當放電開關閉合以對濾波電容放電時，設為“on”。
[0146]該流程還可用于輸出指示器，該指示器可以被其他元件，如圖2中所示的SMPS和放電開關所使用。該指示器包括:
[0147]“Biwnout”，用于在檢測到電源掉電時提供給SMPS轉換器；
[0148]控制信號，用于在“Xcapdischarge”為“on”時控制放電開關閉合。
[0149]流程開始時，步驟602中，初始化各變量的值，包括:[0150]Mainslowlevel=交流 160V ;
[0151]Brownoutlevel=交流 85V ;
[0152]Mainsdipcntr=O ；
[0153]Brownoutcounter=O ；
[0154]Brownoutcounter=O ;以及
[0155]Rl=O0
[0156]流程開始后，進行主循環603。步驟604，對干線電源電壓進行取樣。取得取樣的過程是通過將放電開關閉合20微秒，并在該取樣時間內利用圖4a所示的模/數轉換器(ADC)讀出來實現的。在其他實施方式中，取樣時間也可以設為其他值。ADC利用以上圖4b所述的方式將取樣的干線電源電壓匹配為數字值，從而形成數字取樣位(S1，S0)。在圖4a所示的實施方式中，SO與掉電比較器468的輸出相關，SI與低壓比較器474的輸出相關。步驟604 中，計數器 “Mainsdipcntr” 和 “Brownoutcounter” 的計數分別加 I。
[0157]取樣步驟604結束后，該流程進入一個可選的子流程606，該子流程606用于在有需要的情況下根據輸出電壓與“Mainslowlevel”和“Brownout I eve I ”的比較結果提供前述指示器。該子流程606與檢測到整流干線電源電壓的正弦波的上升沿時延遲取樣的過程無關。
[0158]子流程606包括從步驟608至步驟620的數個步驟。步驟608，檢測SI是否為1，即“”。若輸入的電源電壓大于“Mainslowlevel”，則該等式成立。步驟610，若該等式成立，將“Mainslowlevel”設為交流150V。步驟612,若該等式不成立,將“Mainslowlevel”設為交流160V。步驟610和步驟612后，該子流程執行步驟614。
[0159]步驟614,檢測SO是否為I,即“ SO==I ”。若輸入的電源電壓大于“Brownoutlevel ”，則該等式成立。步驟616,若該等式成立,將“Brownoutlevel ”設為交流75V。同時,在步驟616中，將計數器“Brownoutcntr”置為O,同時設輸出指示器“Brownout”為O。步驟616之后，或前述等式不成立時，該子流程執行步驟618。
[0160]步驟618,判斷計數器“Brownoutcntr”是否大于或等于32,即“Brownoutcntr≥32”。其中，32是眾多可選的數字中的一個。該值32對應于連續取樣的數量，而所述連續取樣持續超過了一個預定的時間。該預定時間可以設為一個保證在干線電源接入的時候可以檢測到其供電周期中的峰值(掉電電壓是由干線電源的峰值定義的)部分的足夠長的時間。在本實施方式中，該預定時間是32毫秒。從而，在本步驟的判斷式成立之前，主循環603至少已經被重復執行過32次。前述的值(例如32)的最低限制值可以通過將交流電源的半周期(如50赫茲時為10毫秒)除以各次取樣的時間間隔(在本實施方式中為I毫秒，下面步驟630中進一步描述)加上至少一個延遲周期而得到。由于峰值是每半周次出現一次，因此前述的半周期是必要的。在I / 4個供電周期中，dV / dt為正。掉電電壓是在峰值時測量的。上述值取例為32，基本可以保證在60赫茲的交流周期中有兩個取樣時間。
[0161]步驟620，如果步驟618的判斷式成立，設輸出指示器“Brownout”為1，并將“Brownoutlevel，，設為交流 85V。
[0162]子流程606中，將“Brownoutlevel ”和“Mainslowlevel ”的值進行變化，有利于在確定是否已經超過所述值的時候考慮其遲滯現象。
[0163]步驟620之后，或在步驟618的判斷式不成立之后，子流程606回到主循環603的步驟622。
[0164]步驟622，判斷當前取樣值是否大于注冊值，即，(SI，S0)>(R1, R0)。需要注意的是，本步驟的比較是將輸入電壓值(或其他度量值)的當前值與輸入電壓取樣的先前的相應值進行的比較，而不是當前值與一個絕對的值、或固定的預設的值的比較。在本循環的第一次循環過程中，注冊值(Rl，R0)在步驟602中被設為O。
[0165]步驟624，若在步驟622中當前取樣值(SI，S0)不大于注冊值(Rl，R0)，則判斷“Mainsdipcntr”是否大于或等于一個閾值，即，“Mainsdipcntr≥閾值”。在實施方式中，該閾值為32。基于相同的原因，該閾值的取值可以與前述步驟618中的值相同。如果步驟624的判斷式成立，則說明在大于I / 4周期的時間內輸入電壓沒有上升，從而可以確定在供電單元的輸入端沒有接入干線電源。步驟626，將“Xcapdischarge”設為“on”，從而閉合放電開關，以將供電單元的濾波電容上所貯存的電勢進行放電。
[0166]所屬【技術領域】的技術人員都可明了，將供電單元的輸入端處所貯存的電壓降到安全范圍所需要的時間取決于放電通路中濾波電容的容值和電阻的阻值。通過選擇合適的濾波電容的容值和放電通路電阻的阻值，該放電時間可被設為最大為十分之幾秒。
[0167]步驟628，如果步驟624的判斷式不成立，則放電開關被置為、或維持在打開的狀態(“Xcapdischarge”設為“off”)。執行步驟628說明還需要更多的取樣才能夠判斷在I / 4個整流周期內(或在步驟624確定的取樣個數內)輸入電壓沒有出現上升。
[0168]步驟626和步驟628之后，該流程執行步驟630。步驟630，將注冊值(Rl，R0)設為當前取 樣值，即，R1=S1，R0=S0。步驟630中還需等待一個取樣延遲間隔，例如I毫秒。該延遲間隔可以視為是缺省的或者是一個“短延遲”。該流程隨后執行步驟604，在上述延遲間隔結束之后取得下一個取樣，從而主循環603也完成一次循環。
[0169]此外，如果在步驟622中，當前取樣值大于注冊值的話，表明在上次取樣之后輸入電壓出現了上升。輸入電壓出現增長說明供電單元的輸入端上連接了干線電源(且在電壓上升過程中取樣到了其波形)。如果步驟622的判斷式成立，則執行步驟632，將“Mainsdipcntr ”設為O，放電開關將依據其先前所處的狀態被打開或保持在打開狀態，“Xcapdischarge”設為“off”。然后執行步驟634，延遲32或64毫秒，將注冊值設為11(R0=I, Rl=I)。這意味著，在步驟634中的延遲間隔為32或64毫秒，而不是步驟630中的I毫秒。步驟634中的延遲可以視為一個“長延遲”，比步驟630中的“短延遲”長。可以理解的是，在其他實施方式中，可以選擇其他的延遲時間，但步驟634中的延遲時間應當比步驟630中的延遲時間長。
[0170]步驟634之后，該流程執行步驟604以取得下一個取樣，如前所述。
[0171]圖7所示的是現有的控制電路取樣的供電單元的輸入電壓和輸入電流的示意圖。圖8所示的是圖4a所示的可以延遲取樣的控制電路所取樣的供電單元的輸入電壓和輸入電流的示意圖。圖中的數據是從供電單元的輸入電壓中取得的，其為全正弦波的模量。所述輸入電壓是整流的正弦波信號。輸入電壓的均方根是交流230V。
[0172]在圖7、圖8所示的例子中，各數據在橫軸時間軸的時間間隔為I毫秒。圖7和圖8中右邊縱軸顯示的是電流的量級。每個取樣的持續時間為20微秒。圖中“ + ”的數據點表示的是在每個取樣時間內流經取樣和放電通路的電流。圖7、圖8中左邊縱軸顯示的是電壓的量級。圖中“X”的數據點表示的是圖2中二極管222、224與電阻228之間的電壓。在本實施方式中，箝位電流比高位檢測電流高10%。通常而言，電流的波形與電壓的波形相一致，但是當干線低壓出現時，電流不會跟隨。從而在本實施方式中，電流被限制在與一個高出干線低壓10%的電壓相對應的電流范圍內。上述圖4c中描述了這種電流箝位的實施方式。實施電流箝位可以減少供電單元的功耗。當然，若沒有電流箝位，系統也可正常運行，但其電源效率不高。
[0173]圖7a和圖7b是現有的控制電路以I毫秒取樣間隔進行取樣的輸出示意圖。在本例中，只使用了前述的“短延遲”。圖7b中，因為有電壓整流效應的存在，提拉電壓不會下降到O。這將會導致圖7b和圖8b所示的X電容感應電路的更大的功耗。當以圖7a所示的波形工作時，控制電路的功耗是4.6mW。當以圖7b所示的波形工作時，控制電路的功耗是
6.3mW。
[0174]圖8a、圖Sb是可根據供電電壓的度量值確定在取樣后采取“短延遲”或“長延遲”的控制電路的輸出示意圖。在檢測到供電電壓出現正增長的時候適用“長延遲”將取樣延遲32毫秒，其余的情況下均適用I毫秒的“短延遲”。在延遲期間，不對電壓進行采樣，因而圖中不會有對應的“X”數據點。在延遲期間，取樣與放電通路沒有電流流過，因此，在此間的“ + ”數據點都為O安。在此模式下，圖8a中波形時控制電路的功耗是0.59mW，而圖8b中波形時控制電路的功耗是0.99mW。圖8a中包括了第零采樣802、第一采樣804、第二采樣806及第三采樣808。
[0175]在本實施方式中，第零采樣802低于掉電電壓，因此，在此情況下圖4a所示的兩位ADC的輸出相應地為00。在本實施方式中，第一米樣804也低于掉電電壓，因此,在此情況下圖4a所示的兩位ADC的輸出相應地也為00。盡管從圖8a中看來第一取樣804比第零取樣802高，但對于第零取樣802對應的ADC輸出和第一取樣804對應的ADC輸出的比較(如圖6所述)結果卻不會顯示二者之間的區別。利用ADC的輸出結果進行比較的系統從而檢測不到取樣之間的增長。
[0176]第二取樣806大于掉電電壓而小于低壓電壓，從而圖4a所不的兩位ADC的對應輸出是01。對于第一取樣804的ADC輸出和第二取樣806的ADC輸出的比較即可看出二者的取樣電壓的上升，從而控制電路可以延遲后一取樣，以減少供電單元的電消耗。在延遲間隔過去之后，獲得第三取樣808。然而，利用定程的數字取樣進行簡單比較實施起來既簡單又經濟。在很多情況下，偶爾多提供一個取樣而帶來的能耗損失幾乎可以忽略不計。
[0177]圖8b中包括了第零采樣812、第一采樣814、第二采樣816及第三采樣818。[0178]第零取樣812大于掉電電壓而小于低壓電壓，從而圖4a所示的兩位ADC的對應輸出是01。第一取樣814大于掉電電壓而小于低壓電壓,從而圖4a所不的兩位ADC的對應輸出是01。對于第零取樣812的ADC輸出和第一取樣814的ADC輸出的比較結果不會顯示二者之間的區別。
[0179]第二取樣816大于低壓電壓,從而圖4a所不的兩位ADC的輸出是11。對于第一取樣814的ADC輸出和第二取樣816的ADC輸出的比較即可看出二者的取樣電壓的上升，從而控制電路可以延遲后一取樣，以減少供電單元的電消耗。在延遲間隔過去后，獲得第三取樣 818。
[0180]通過多個取樣的度量值中的兩個之間的差異確定某一標識，并在該差異確定出某一種特定標識(例如顯示電壓上升)時推遲這種重復取樣，該控制電路顯然地可以減少電消耗。考慮圖7a和圖8a，其功耗由4.6mW減小到0.59mW，顯示出非常明顯的進步。此外，由于控制電路的響應時間仍然維持在一個安全水平，這種功耗的減小并不會對于控制電路將供電單元輸入端的貯存電荷放電產生實質性的不利影響。在本實施方式中，對于電源斷離事件的響應時間增加了約31毫秒。相較而言，對電容放電所需的時間大約在不到100毫秒的量級。在某些運行規范中，供電單元的輸入端維持高壓時間在I或2秒都是可以接受的。
[0181]本發明的部分實施方式系關于可以檢測供電單元電壓是否上升的電路或方法。檢測到的供電電壓的上升表明交流干線電源被接入。從而，這些電路或方法不需要在比本發明中所述的取樣間隔長得多的時間內持續地監控供電情況。在規范許可的范圍內減少了取樣率卻仍保持設備對于電源供給斷離的判斷力，可以提升設備的電源效率。
[0182]可以理解的是，本發明描述中所用的“接近”、“之前”、“之前不久”、“之后”或“之后不久”等，根據上下文，都可以用于指示某參數小于或大于某個值，或在某兩個值之間。
[0183]應當理解的是，本發明描述中所述的“連接到”或“耦合到”，都可以表示直接或間接地連接或耦合。亦即，本發明描述中所述的兩個元件連接或耦合也可以意味著在所述相連接或耦合的元件中間還有其他一個或多個元件，且該等元件的連接仍然使得上述連接或耦合可以實現所需的功能。
【權利要求】
1.一種用于供電單元(200)的控制電路(250)，所述供電單元(200)包括用于接入干線電源(208)的輸入端(207、209)，其特征在于，所述控制電路(250)用于: 對所述輸入端(207、209)進行取樣，以獲得第一取樣值； 在獲得所述第一取樣值后對所述輸入端(207、209)進行取樣，以獲得第二取樣值； 將所述第一取樣值與第二取樣值進行比較，以生成比較結果； 根據比較所述第一取樣值與所述第二取樣值的比較結果設置延遲間隔；以及 在所述延遲間隔過后對所述輸入端(207、209)進行取樣，以獲得第三取樣值。
2.如權利要求1所述的控制電路(250)，其特征在于，所述控制電路還用于: 根據表明所述第二取樣值小于或等于所述第一取樣值的所述比較結果設置所述延遲間隔為第一延遲間隔； 根據表明所述第二取樣值大于所述第一取樣值的所述比較結果設置所述延遲間隔為第二延遲間隔。
3.如權利要求2所述 的控制電路(250)，其特征在于:所述第二延遲間隔長于所述第一延遲間隔。
4.如權利要求3所述的控制電路(250)，其特征在于:所述第二延遲間隔的時長大于10、32、64毫秒或0.5、I秒，或大于或等于所述干線電源(208)的交流波形的四分之一或一半的時長。
5.如先前任一權利要求所述的控制電路(250)，其特征在于:所述供電單元(200)進一步包括用于根據控制信號而選擇性地將所述輸入端(207、209)通過電阻(228)接地的放電開關; 所述控制電路(250)進一步用于根據表明所述第二取樣值小于或等于所述第一取樣值的所述比較結果而: 將小于或等于前一取樣值的后一取樣值的個數加一；并且: 如果所述個數大于閾值，則設置所述控制信號以閉合所述放電開關(226)； 如果所述個數不大于閾值，則設置所述控制信號以打開所述放電開關(226)。
6.如權利要求5所述的控制電路(250)，其特征在于:在所述閾值對應的取樣個數的持續時間中，所述閾值對應的連續取樣個數是在不小于所述干線電源(208)的1.5個交流周期內取樣得到的。
7.如權利要求1所述的控制電路，其特征在于，所述輸入端為第一輸入端(207)，所述供電單元(200)包括: 第二輸入端(209)，其中所述第一輸入端(207)、第二輸入端(209)用于接入所述干線電源(208)； 連接于所述第一輸入端(207)與所述第二輸入端(209)之間的電容(210)； 放電開關(226)，用于根據接收的控制信號而將所述電容(210)放電或允許對所述第一輸入端(207)或第二輸入端(209)進行取樣； 其中所述控制電路(250)還用于根據所述第一取樣值與第二取樣值的比較結果向所述放電開關(226)提供所述控制信號，用以對所述第一輸入端(207)或第二輸入端(209)進行取樣。
8.如權利要求7所述的控制電路(250)，其特征在于:所述放電開關(226)用于根據所接收的控制信號將所述第一輸入端(207)及第二輸入端(209)通過電阻(228)接地。
9.如先前任一權利要求所述的控制電路(250)，其特征在于:各取樣值包括與所述第一輸入端(209)、第二輸入端(209)與地之間的電壓相關的或等值的所述干線電源的度量值。
10.如權利要求5到9中任意一項所述的控制電路(250)，其特征在于:進一步包括用于將流經所述放電開關的最大電流限制于一個限量值以內的限流電路。
11.一種包括權利要求1至10中任意一項所述的控制電路(250)的電池充電器。
12.—種控制對供電電源的輸入端進行取樣的方法，其特征在于，所述方法包括: 對輸入端進行取樣，以獲得第一取樣值(314、322)與第二取樣值(316、324)； 將所述第一取樣值(314、322)與第二取樣值(316、324)進行比較，以生成比較結果；根據比較所述第一取樣值(314、322)與所述第二取樣值(316、324)的比較結果設置延遲間隔；以及 在所述延遲間隔過后對所述輸入端進行取樣，以獲得第三取樣值(318、326)。
13.如權利要求12所述的方法，其特征在于，所述方法進一步包括: 根據表明所述第二取樣值小于所述第一取樣值的所述比較結果設置所述延遲間隔為第一延遲間隔；以及 根據表明所述第二取樣值大于所述第一取樣值的所述比較結果設置所述延遲間隔為第二延遲間隔。
14.如權利要求13所述的方法，其特征在于:所述第二延遲間隔長于所述第一延遲間隔。
15.如權利要求13或14所述的方法，其特征在于，所述方法進一步包括: 若所述延遲間隔設為所述第一延遲間隔，則在隨后一次重復權利要求13所述的方法中，將所述第二取樣值作為第一取樣值；或 若所述延遲間隔設為所述第二延遲間隔，則在隨后一次重復權利要求13所述的方法中，將所述第三取樣值作為第一取樣值。
【文檔編號】H02M1/00GK103915989SQ201310705422
【公開日】2014年7月9日 申請日期:2013年12月19日 優先權日:2012年12月31日
【發明者】彼得·T·J·德根, 威廉默斯·H·M·郎厄斯萊格 申請人:Nxp股份有限公司