本發明屬于集成電路領域，特別涉及基于電荷泵的高壓LDO電路。

背景技術：

目前的低壓差線性穩壓器(Low Dropout Regulator，LDO)設計方案基本上是基于控制PMOS管控制柵極電壓來調整輸出電壓。要達到相應要求的輸出電流，使用高壓PMOS管則需要很大的芯片面積。所以若可以使用高壓NMOS往往比PMOS會更加理想。但因高壓NMOS管本身的特性限制，無法達到全電壓輸出的應用范圍。為了使高壓NMOS管在高壓LDO中能正常使用，需要引入電荷泵來提高NMOS管的柵極控制電壓。但現有的電荷泵通常是提供固定電壓，在這些設計中，電荷泵的輸出電壓通常是升壓到兩倍或者是三倍的輸入電壓，仍然無法適應NMOS管的不同柵極電壓，無法達到全電壓輸出的應用范圍。

技術實現要素：

為了解決現有技術中存在的缺點和不足，本發明提供了用于對輸出電壓進行全范圍調節的高壓LDO電路。

為了達到上述技術目的，本發明提供了基于電荷泵的高壓LDO電路，所述高壓LDO電路，包括：壓控開關電路，以及與壓控開關電路的輸出端連接的時序發生器、運算放大器和電荷泵；還包括與電荷泵連接的反饋電壓采樣電路；

其中，在運算放大器的正輸入端連接有參考電壓電路，在電荷泵的輸入端與輸出端之間并聯有電容C1；

反饋電壓采樣電路中包括MOS管NM1，以及與MOS管串聯的電阻R2、電阻R3，在串聯的電阻R2、R3的兩端并聯有電容C4，電阻R3的一端接地，電阻R3的另一端與運算放大器的負輸入端連接，在電阻R2遠離電阻R3的一端設有電壓輸出端。

可選的，所述壓控開關電路，包括：

第一電壓輸出端和第一接地端，在電壓輸入端和接地端之間設有串聯的電阻R1和穩壓二極管D1，在電阻R1與穩壓二極管之間設有開關K2,、以及與開關K2并聯的開關K1。

可選的，所述電荷泵，包括：第一電壓輸入端，在第一電壓輸入端與所述電荷泵的輸出端之間設有并聯的第一電路和第二電路，在第一電路上設有開關K5和開關K3，在第二電路上設有開關K6和開關K4

可選的，所述電荷泵，還包括：在所述電荷泵的輸入端與所述第一電路之間設有第三電路，在電荷泵的輸入端與所述第二電路之間設有第四電路，在第三電路上設有開關K8以及電容C2，在第四電路上設有開關K9和電容C3；

第三電路的一端與所述電荷泵的輸入端連接，第三電路的另一端連接在所述開關K5與所述開關K3之間，第四電路的一端與所述電荷泵的輸入端連接，第四電路的另一端連接在所述開關K6與所述開關K4之間。

可選的，在所述電荷泵中還設有開關K7和開關K10，開關K7的一端接地，另一端連接在所述開關K8與所述電容C2之間；開關K10的一端接地，另一端連接在所述開關K9與所述電容C3之間。

可選的，所述時序發生器產生用于控制設在所述電荷泵中開關通斷的時間序列；

所述時間序列包括：CK1與CK2與CK3與以及CK4與

可選的，所述時間序列用于控制所述開關K5、K7的通斷，所述時間序列CK2用于控制所述開關K8的通斷，所述時間序列用于控制所述開關K4的通斷，所述時間序列CK3用于控制所述開關K3的通斷，所述時間序列用于控制所述開關K9的通斷，所述時間序列CK4用于控制所述開關K6、K10的通斷。

可選的，當所述時間序列CK1、CK2、CK3、以及CK4為1時，所述時間序列以及為0；

當所述時間序列CK1、CK2、CK3、以及CK4為0時，所述時間序列以及為1。

可選的，當所述時間序列為0時，受所述時間序列控制的開關接通，當所述時間序列為1時，受所述時間序列控制的開關斷開。

可選的，當所述時間序列CK1為1或0時，所述電壓輸出端輸出的電壓值均為

VR＝Vref×(R2+R3)/R3，

其中，Vref為所述參考電壓回路產生的電壓值。

本發明提供的技術方案帶來的有益效果是：

通過將反饋電壓采樣電路輸出的反饋電壓通過電荷泵與供電電源進行疊加來驅動高壓NMOS的柵極，從而得到對輸出電壓進行全范圍調節的目的。對于高壓NMOS管應用后還可以大大減小芯片的面積，降低成本。

附圖說明

為了更清楚地說明本發明的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本發明提供的基于電荷泵的高壓LDO電路的結構示意圖；

圖2是本發明提供的電荷泵的結構示意圖；

圖3是本發明提供的時序發生器產生的時間序列的示意圖。

具體實施方式

為使本發明的結構和優點更加清楚，下面將結合附圖對本發明的結構作進一步地描述。

實施例一

本發明提供了基于電荷泵的高壓LDO電路，所述高壓LDO電路，包括：壓控開關電路，以及與壓控開關電路的輸出端連接的時序發生器、運算放大器和電荷泵；還包括與電荷泵連接的反饋電壓采樣電路；

其中，在運算放大器的正輸入端連接有參考電壓電路，在電荷泵的輸入端與輸出端之間并聯有電容C1；

反饋電壓采樣電路中包括MOS管NM1，以及與MOS管串聯的電阻R2、電阻R3，在串聯的電阻R2、R3的兩端并聯有電容C4，電阻R3的一端接地，電阻R3的另一端與運算放大器的負輸入端連接，在電阻R2遠離電阻R3的一端設有電壓輸出端。

在實施中，如圖1所示，本實施例提出的基于電荷泵的高壓LDO電路，包括電荷泵103、時序發生器101、反饋電壓采樣電路、MOS管NM1、參考電壓電路104和壓控開關電路。

MOS管NM1的漏極連接輸入電壓，源極連接反饋電壓采樣電路的輸入端。而反饋電壓采樣電路的輸出端依次連接電荷泵和高壓NMOS管的柵極。時序發生器為電荷泵提供相應的時序波形。壓控開關電路的輸入端連接高壓NMOS的源端和開啟電壓，輸出端為LDO電路的輸出以及作為內部子電路的供電電源。壓控開關電路的輸入端分別連接高壓MOS管NM1的源端，并且為其提供開啟電壓。

當剛上電時，壓控開關電路選擇開啟電壓作為供電電源VDDA。參考電壓電路104產生相應的參考電壓Vref輸入到運算放大器102的正輸入端。電阻R2、R3將MOS管NM1的源端輸出電壓分壓連接到運算放大器102的負輸入端。同時，運算放大器102的輸出電壓輸入到電荷泵103內。

所述壓控開關電路，如圖1所示，包括：

第一電壓輸出端和第一接地端，在電壓輸入端和接地端之間設有串聯的電阻R1和穩壓二極管D1，在電阻R1與穩壓二極管之間設有開關K2,、以及與開關K2并聯的開關K1。另外在圖1中，電容C1和C4為補償電容。在電阻R2遠離電阻R3的一端設有輸出電壓VR的電壓輸出端。

電荷泵103的內部結構示意圖如圖2所示，根據圖2中的內容可知，運算放大器的輸出電壓為VIN，電荷泵103的另一端輸入電壓為VDDA，即壓控開關電路的輸出電壓。

在電荷泵中，具體包括第一電壓輸入端，在第一電壓輸入端與電荷泵的輸出端之間設有并聯的第一電路和第二電路，在第一電路上設有開關K5和開關K3，在第二電路上設有開關K6和開關K4。

在電荷泵的輸入端與第一電路之間設有第三電路，在電荷泵的輸入端與第二電路之間設有第四電路，在第三電路上設有開關K8以及電容C2，在第四電路上設有開關K9和電容C3；

第三電路的一端與電荷泵的輸入端連接，第三電路的另一端連接在開關K5與開關K3之間，第四電路的一端與電荷泵的輸入端連接，第四電路的另一端連接在開關K6與開關K4之間。

可選的，在電荷泵中還設有開關K7和開關K10，開關K7的一端接地，另一端連接在開關K8與電容C2之間；開關K10的一端接地，另一端連接在開關K9與電容C3之間。

可選的，時序發生器產生用于控制設在電荷泵中開關通斷的時間序列；

時間序列包括：CK1與CK2與CK3與以及CK4與

時間序列用于控制開關K5、K7的通斷，時間序列CK2用于控制開關K8的通斷，時間序列用于控制開關K4的通斷，時間序列CK3用于控制開關K3的通斷，時間序列用于控制開關K9的通斷，時間序列CK4用于控制開關K6、K10的通斷。

當時間序列CK1、CK2、CK3、以及CK4為1時，時間序列以及為0；

當時間序列CK1、CK2、CK3、以及CK4為0時，時間序列以及為1。

當時間序列為0時，受時間序列控制的開關接通，當時間序列為1時，受時間序列控制的開關斷開。

在實施中，時序發生器產生的時序如附圖3所示。

當CK1為1時，K7閉合；此時K8打開，K5閉合，K3打開。則C2的下極板電壓為0，C2上極板電壓為VDDA。

當CK1為0時，K7打開，K8閉合，C2的下極板電壓為VIN，則此時，C2的上極板電壓耦合到VIN+VDDA。同理，

當CK1為1時，C3的上極板電壓耦合到VIN+VDDA。所以，VOUT會輸出VIN+VDDA的電壓。電荷泵的輸出連接到高壓NMOS的柵極，驅動高壓NMOS源端輸出VR。VR通過電阻分壓輸入到反饋回路運放的負輸入端，使得高壓NMOS的源端輸出電壓值VR均為

VR＝Vref×(R2+R3)/R3

其中，Vref為所述參考電壓回路產生的電壓值。

電荷泵的輸出由于是運放的輸出電壓和VDDA的疊加，所以可以適應高壓NMOS不同的柵極電壓來達到全電壓輸出范圍。壓控開關電路會隨著VR電壓的建立自動將輸出電壓從開啟電壓切換到更加穩定的VR。自此，整個子模塊電路都將由VR提供。同時切換到VR后，電路會將開啟電壓模塊關閉以節省靜態電流損耗。

本發明提供了基于電荷泵的高壓LDO電路，所述高壓LDO電路，包括：壓控開關電路，以及與壓控開關電路的輸出端連接的時序發生器、運算放大器和電荷泵；還包括與電荷泵連接的反饋電壓采樣電路。通過使用電荷泵提供功率MOS管的柵極電壓，可以滿足不同柵極電壓達到全電壓范圍輸出。同時功率管采用高壓NMOS可以比原來使用高壓PMOS管節省很大芯片面積，大大降低芯片成本，另外采用壓控開關電路切換子電路模塊的供電電源，并通過判斷VR的電壓值關閉開啟電壓比內部再集成一個LDO電路減小了電流消耗。

上述實施例中的各個序號僅僅為了描述，不代表各部件的組裝或使用過程中的先后順序。

以上所述僅為本發明的實施例，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。