本申請通常涉及電子電路，且特別地涉及用于控制dc-dc轉換器的極低備用電源方法和電路。

背景技術：

出于從另一電平供應一個電平的dc電壓的目的，dc-dc轉換器是現代電子學中所使用的常見電路。這些轉換器是尤其適用于日益普及的電池供電的裝置或無繩裝置的構建塊。典型的集成電路組件需要3.3伏特或大于3.3伏特的電源供應器。典型的堿性蓄電池組電池將具有接近1.5v的起動電壓且將具有約1.1v的壽命終止電壓。dc-dc轉換器提供兩個重要的功能。第一是將電池電壓從1.5v電池功率范圍設置到3.3v范圍，且第二是補償電池電壓的標準的25％降低并仍向裝置電子器件供應穩定的3.3v。這些基礎功能在dc-dc轉換器市場中在某種程度上被視為理所當然的，且雖然追求高效、超低功率的dc-dc轉換器，但焦點已轉到對延長電池壽命的不斷增長的需求上。如果輸出電平低于輸入電壓，則通常將dc-dc轉換器描述為“降壓”，如果輸出電平高于輸入電壓則描述為“升壓”，且如果轉換器能夠提供來自各種輸入電壓電平的輸出電壓則描述為“降壓-升壓”。dc-dc轉換器需要控制電路和方法來將輸出電壓維持在確定的電平處，且在低功率轉換器中，所有轉換器能夠受益于“休眠”或備用模式，其中在耦合在輸出端處的負載沒有需求的周期期間降低功率消耗。

在追求高效、超低功率dc-dc轉換器時，有兩個尤其相關的特征。第一及主要區別是低功率消耗且具體地說，是低備用電流或靜態電流(iq)。在低功率轉換器操作中，iq是改進轉換器效率的限制因素。iq是dc-dc轉換器在所述轉換器開啟但裝置需要極少或不需要負載電流時所使用的電流。這種情況通常存在于被稱為“休眠模式”的操作狀態期間。休眠模式中的功率消耗越低，則裝置中的電池將通常在充電之間持續更長，這是因為休眠模式是用于許多電池供電裝置的主要模式。

第二特征是瞬態輸出電壓調節。在負載瞬態期間的輸出電壓調節的質量由兩個參數指定：vdip和vrec。vdip是在快速瞬態負載出現在休眠模式期間時所需輸出電壓與實際輸出電壓(vout)之間的變化。vout恢復轉換速率(vrec)指示dc-dc轉換器能夠從vdip事件恢復的速度。這兩個參數vdip和vrec有助于確定瞬態負載調節的質量。針對這些瞬態參數改進轉換器性能通常與維持用于dc-dc轉換器的低iq的附加目標不一致。將在以下示例中描述這些設計參數之間的相對關系。

電池供電的無繩鼠標是將充當說明性、非限制性示例應用的常見消費型裝置。在示例鼠標內，單個電池或電池包為dc-dc功率轉換器進行饋送，所述dc-dc轉換器又向其余的鼠標移動及傳輸電子裝置供應3.3v功率。當鼠標接通又閑置在桌子時，例如，在鼠標電子裝置在等待檢測移動的同時盡可能使用極少功率的情況下，鼠標電子裝置進入非活動(inactive)模式。在這一時間期間，dc-dc轉換器將鼠標電子裝置電壓維持在3.3v電平，同時其也能夠通過在其“休眠模式”下操作而省電。非活動模式是電池供電鼠標的主要模式且休眠模式是低功率dc-dc轉換器的主要模式，因此，在dc-dc轉換器中以低備用電流iq為重點。

圖1a和1b以一對曲線圖示出采樣(sampled)或時鐘(clocked)dc-dc轉換器中的電壓衰減和誤差。在圖1a中，曲線圖100說明垂直軸線上的電壓和水平軸線上的時間。曲線圖100繪制所需輸出電壓(vref1)、采樣時鐘(cs)和實際輸出電壓(vout2)。曲線圖100說明了這種主要模式，其中在示例鼠標中，電子裝置將被視為處于穩態低功率模式中。在這一模式下，裝置負載極低，導致輸出電壓vout2的衰減非常緩慢地降低，如標記為108的時間段中所說明。為了在采樣dc-dc轉換器中節省功率，將所述采樣時鐘cs周期延長到脈沖之間的標記為110的最大時間間隔。在電壓衰減期間，采樣時鐘cs觸發比較器以時間間隔110檢查轉換器輸出電壓vout2。在周期108結束時，vout2誤差106達到下閾值，其觸發dc-dc轉換器變為活動的(active)且增大輸出電壓vout2。在觸發事件之后啟用dc-dc轉換器之后，輸出電壓開始上升到電平104，其略微地高于所需vref1電平。重要的是應注意，在時間段108期間，雖然輸出電壓逐漸衰減，但dc-dc轉換器可處于其休眠模式中且采樣間隔110比在活動供應模式期間使用的采樣間隔長得多。在休眠模式中，增加采樣間隔以便進一步省電。在裝置使用極少功率(iq)的周期中通過dc-dc轉換器所消耗的電流是有助于延長電池壽命的特征。需要更低的iq以進一步延長電池壽命。通過延長采樣之間的時間，進一步減少備用功率。

在示例鼠標中，當鼠標移動時，將電子裝置設置成開始工作且將更重的電流負載突然施加于輸出電壓及電池上，因為在將被稱作“活動模式”的模式期間檢測且傳輸運動數據。在圖1b中，采樣曲線圖120呈現有垂直軸線上的電壓及水平軸線上的時間，且繪制出活動模式期間的所需輸出電壓(vref1)、采樣時鐘(cs)及實際輸出電壓(vout2)。曲線圖120說明在活動使用期間用于dc-d轉換器的典型的電壓趨勢及采樣時鐘。在曲線圖120中，當與曲線圖100中所示出的時間段108中的衰減相比時，電壓在輸出時的衰減更陡得多，如在周期128期間所說明。因為此更快的衰減時間，采樣時鐘周期cs縮短(時鐘頻率增加)到時鐘130之間的最小時間間隔，以使得改進電壓調節且不超出可允許的電壓誤差126。在已檢查穩態情況、休眠模式及活動模式的情況下，現將描述從休眠模式到活動模式的轉變以說明在瞬態期間的輸出電壓調節的重要性，并示出為何采樣時鐘cs無法任意設置成很長的時間間隔。

圖2以采樣曲線圖200呈現低功率dc-dc轉換器中的瞬態輸出電壓及采樣時鐘變化。在圖2中，采樣曲線圖200示出垂直軸線上的電壓及水平軸線上的時間，且繪制出所需輸出電壓(vref1)、采樣時鐘(cs)及實際輸出電壓趨勢(vout2)。在曲線圖200中，時間段208為輕載或休眠模式區域，而時間段210描繪了轉變周期，其中采樣時鐘間隔響應于輸出端處的增加的負載而連續變小，且時間段212示出了其中cs已減小到活動模式區域中的最小時間間隔的周期。

在采樣dc-dc轉換器設計中，參數vdip和vrec為電壓負載調節質量的一般指標且通常與備用電流iq成反比。最壞情況vdip通常出現在其中dc-dc轉換器處于休眠模式且恰好在cs時鐘邊緣之后在輸出端處施加大負載的條件下。在所述情況下(曲線圖200中的點204處所說明)，輸出電壓vout將開始陡降。當下一個cs采樣出現(點206處所說明)時，檢測到電壓誤差且啟用dc-dc轉換器以修正vout。所需電壓vref1與最低輸出電壓點206之間的差被定義為特征vdip。在可商購的一流的(best-in-class)低功率dc-dc轉換器中，vdip指定為37mv。此外，恢復特征vrec為vout實現從vdip恢復的轉換速率。在曲線圖200中，vrec將為δ(delta)電壓220除以恢復到222的時間，且在先前所描述的相同一流的低功率dc-dc轉換器中，vrec指定為0.5毫伏/微秒(μsec)。(在理想轉換器中，vdip將為零且vrec將為無窮大，然而在實際設計中，所述理想是不可能的。)

此外，可通過曲線圖200中所示出的這一示例能夠說明在休眠模式期間的低功率與瞬態輸出調節的相互矛盾的目的。如果需要更好的輸出電壓調節，則其可通過增加休眠模式cs頻率(更短的cs時間間隔)來實現，然而這反而增加了休眠模式功率消耗。相反，如果需要較低休眠模式功率，則降低休眠模式cs時鐘的頻率將實現所述目標，然而其在修正開始之前以vout下降到更低電平(更大的vdip)為代價，因此使得負載調節變差。在先前已知解決方案的dc-dc轉換器中，這些參數存在設計折衷，因為無法在改進vdip和vrec的同時獲得較低靜態電流iq。

圖3為使用先前已知方法的低功率、采樣dc-dc轉換器的電路框圖300。在300中，編號為302、304、306及308的四個部分指代在常見操作時間中活動的部件。第一部分302含有接收三個信號(使能信號en1、采樣時鐘cs及輸出電壓vout)的數字控制塊310。數字控制塊310耦合到振蕩器312。振蕩器接收電壓vout作為輸入且輸出反饋到數字控制310且反饋到部分304中的時鐘比較器322的采樣時鐘(cs)。在部分304中，系統參考320輸出耦合到時鐘比較器322的參考電壓vref。時鐘比較器還從振蕩器312接收電壓vout及采樣時鐘cs。

使能信號(en)由時鐘比較器輸出且耦合到部分302中的數字控制310及部分306中的dc-dc轉換器。在部分306中，dc-dc轉換器330接收來自比較器322的使能信號(en)及待轉換為輸出電壓vout的輸入電壓vin。vout耦合到負載340。另外，輸出電壓vout作為反饋信號被反饋以供在如先前所描述的部分302及304中使用。負載340包括輸出電容和阻抗。

在此示例先前已知方法的低功率dc-dc轉換器中，通過數字控制部分310對啟用信號en進行計數及調節振蕩器314輸出采樣時鐘cs的頻率速率，部分302始終主動地抽運功率。在給定時間段中，通過增加en信號的數目來增加振蕩器頻率(指示負載的附加需求)且通過較少的en信號來減小振蕩器頻率(指示降低負載的需求)。結果為變化的cs頻率，例如，通過圖1及圖2中對cs信號的繪圖所示出的。在采樣時鐘cs有效(active)時僅對部分304供電。在部分304中，通過系統參考模塊320提供參考電壓。在比較器322處將vref與vout進行比較且如果vout小于vref，則產生使能信號(en)。在所述點處，關閉這2個組件直到下一個采樣時鐘cs到達，由此省電。獨立控制部分305由如所說明的部分302及304構成且所述控制部分輸出用于dc-dc轉換器的使能信號接收輸出電壓vout。

部分306含有在使能信號有效時執行dc-dc電壓轉換的dc-dc轉換器330。輸出信號vout可如圖1及圖2中對vout2的繪圖所說明的進行操作。部分308含有樣本負載340。

圖4以框圖400描繪了用于圖3的電路300的控制功能的示例實施方案的附加細節。在圖4中，為方便闡釋起見，塊412、410、422的較低數位(digit)與圖3中的對應塊312、310、322的較低數位相同。在圖4中，振蕩器412在非限制性示例中經示出實施為電流-電容器或i/c振蕩器，其中加權電流源對電容器充電以形成時鐘脈沖。標記為cntrl(n：0)的控制輸入提供測溫控制代碼以啟用電流源。采樣時鐘用以啟用時鐘比較器422，所述時鐘比較器422將輸出電壓的反饋(標記為vfb)與參考電壓電平進行比較且在輸出電壓低于參考電平及時鐘cs有效時輸出使能信號en。

對應于圖3中的控制器310的數字控制器410能夠用于控制可調式振蕩器412的頻率。在圖4中，示出了可能的實施方案，然而本申請案的布置也能夠使用替代性布置以實施控制器。在圖4中，計數器450對從比較器422輸出的使能信號之間的時鐘進行計數。控制器410使用一對比較器452、454，所述比較器各自將在一時間段內所計數的使能信號或kick信號的數目與最大和最小電平進行比較。如果在kick信號之間所計數的時鐘的數目過高(大于如由比較器454指示的最大值)，則在塊458中遞減計數并降低振蕩器頻率。如果所計數的數目低于如由比較器452指示的最小值，則遞增在塊458中的計數并增加頻率。以此方式，通過控制器410動態地調節振蕩器412以保持輸出電壓vout在某些誤差范圍內，同時對負載的需求較低時同步降低功率。

如由框圖300所說明的采樣dc-dc轉換器能夠產生類似于圖1及圖2中所描述的那些波形的波形。在部分305中的控制電路的基本功能是在其處于休眠模式時使整個dc-dc轉換過程消耗盡可能少的功率，同時還響應于vout終端上的負載所需要的電流而提供可接受的負載調節。低功率消耗對應于具有小的iq、小的vdip及快速的vrec。如上文所解釋，在使用先前已知方法轉換器時，瞬態響應性能的改進(vdip和vrec的改進)與iq電流中的附加改進相沖突。

因此，針對dc-dc轉換器中的低功率、低iq、快速瞬態響應，需要對方法和設備進行繼續改進。本申請案的方面將在對提供低功率采樣dc-dc轉換器及對應控制電路和方法的先前已知方法進行改進。

技術實現要素：

在本申請案的布置中，提供具有快速瞬態響應的低備用電流dc-dc轉換器。通過對具有可調式振蕩器的比較器進行計時(clocking)來將快速瞬態檢測器用于快速控制回路中，所述快速控制回路與通過同步方式操作的較慢控制回路異步操作。因為僅快速瞬態檢測器和可調式振蕩器始終是活動的，而大部分的電路塊在大部分時間是非活動的，所以降低了備用功率。即使當可調式振蕩器在休眠或備用模式中運行時，快速瞬態檢測電路和控制電路也使dc-dc轉換器能夠快速地對負載電流的改變作出響應。能夠通過快速瞬態檢測器產生附加使能信號以使轉換器能夠對輸出電壓中的瞬態快速作出響應。

在一示例布置中，設備包含：接收直流電壓輸入且輸出直流輸出電壓的電壓轉換器，其經配置以響應于使能控制信號而增大輸出電壓；至少一個反饋比較器，其經配置以在輸出電壓小于參考電壓時輸出第一控制信號，所述反饋比較器響應于時鐘信號輸入端處的邊緣而是活動的；可調式頻率振蕩器，其用于響應于控制信號而以預定頻率輸出第一時鐘信號，至少一個反饋比較器接收對應于第一時鐘信號的時鐘信號；及快速瞬態檢測電路，其經配置以在檢測到輸出電壓中大于電壓閾值的快速變化之后異步輸出第二信號；在第一時鐘信號有效且至少一個反饋比較器輸出第一控制信號或第二信號有效且輸出電壓小于參考電壓時，所述電壓轉換器接收使能控制信號。

在另一布置中，在上文所描述的設備中，快速瞬態檢測電路進一步包含用于接收輸出電壓的輸入端、用于響應于所述輸出電壓的快速減小而輸出第二信號上的脈沖的輸出緩沖器，及用于從偏置電流源接收偏置電流的時鐘輸入晶體管。

在又一布置中，在上文所描述的設備中，所述設備包含仲裁器電路，所述仲裁器電路具有耦合到至少一個比較器的時鐘輸入信號的輸出端，且具有耦合到第一時鐘信號的第一輸入端及耦合到第二時鐘信號的第二輸入端。

在又一布置中，在上文所描述的設備中，至少一個比較器將轉換器使能信號輸出到轉換器。在再一布置中，上文所描述的設備進一步包含將使能信號輸出到電壓轉換器的仲裁器電路。

在又一附加布置中，在上文所描述的設備中，仲裁器電路在第一輸入端處耦合到至少一個時鐘比較器電路的輸出端并在第二輸入端處耦合到第二時鐘比較器電路的輸出端，所述第二時鐘比較器電路經配置以在來自快速瞬態檢測電路的第二信號有效時將輸出電壓與參考電壓進行比較，且所述仲裁器電路響應于第一輸入端處的信號及第二輸入端處的信號而輸出使能信號。

在再一附加布置中，上文所描述的設備進一步包含將控制信號輸出到可調式振蕩器以設置振蕩器的頻率的控制電路，所述控制電路具有耦合到轉換器的使能信號及振蕩器的輸出端的輸入端。

在又一附加設備中，在以上設備中，所述控制電路進一步包含用于對來自振蕩器的使能信號之間的時鐘進行計數的計數器。在又一替代性布置中，在上文所描述的設備中，當在使能信號之間所計數的時鐘的數目大于預定最大值時，所述控制電路減小振蕩器的頻率。在又一替代性布置中，在上文所描述的設備中，當在使能信號之間所計數的時鐘的數目小于預定最小值時，所述控制電路增加振蕩器的頻率。

在一示例方法布置中，所述方法包含響應于轉換器使能信號通過轉換輸入電壓來輸出輸出電壓以供應所述輸出電壓；從具有耦合到可調式振蕩器的第一時鐘輸入端的至少一個時鐘比較器電路提供第一同步使能信號；響應于第一時鐘輸入端上的脈沖而將輸出電壓與參考電壓進行比較及在輸出電壓與參考電壓相差大于閾值電壓時輸出第一同步使能信號；提供耦合到輸出電壓的快速瞬態檢測電路且在輸出電壓快速變化時異步輸出第二使能信號且從來自至少一個時鐘比較器電路的第一同步使能信號中或從來自快速瞬態檢測電路的第二異步使能信號中提供轉換器使能信號。

在另一布置中，在上文所描述的方法中，所述方法進一步包含提供在接收到第一時鐘輸入端上的脈沖時變為活動的比較器電路。在又一布置中，在上文所描述的方法中，所述方法包含提供快速瞬態檢測電路，進一步包含提供電容耦合到輸出電壓的輸入端，及響應于輸出電壓中的快速減小而輸出最小寬度的脈沖。在又一布置中，在上文所描述的方法中，所述方法包含通過對在一時間段內出現的后續轉換器使能信號之間的時鐘周期的數目進行計數來控制可調式振蕩器的頻率。在又一布置中，在上文所描述的方法中，所述方法包含將所計數的時鐘信號的數目與最大閾值進行比較及將所計數的時鐘信號的數目與最小閾值進行比較。在又一布置中，在上文所描述的方法中，所述方法包含提供接收第一同步使能信號及第二異步使能信號的仲裁器，及響應于接收第一同步使能信號及第二異步使能信號中的任一者而從仲裁器輸出轉換器使能信號。在又一替代性布置中，在上文所描述的方法中，所述方法包含響應于接收快速瞬態檢測信號的輸出作為時鐘信號而提供經耦合以輸出第二異步使能信號的第二時鐘比較器電路，及響應于第二異步使能信號將輸出電壓與參考電壓進行比較。在又一布置中，在上文所描述的方法中，所述方法包含關閉第一時鐘輸入端上的時鐘信號之間的至少一個時鐘比較器電路。

在另一示例布置中，集成電路包含：轉換器電路，其用于響應于轉換器使能信號而將直流輸入電壓轉換成直流輸出電壓；可調式頻率振蕩器，其用于提供同步時鐘信號；至少一個時鐘比較器，其經配置以響應于同步時鐘信號將輸出電壓與參考電壓進行比較，且響應于所述比較而輸出第一使能信號；快速瞬態檢測電路，其耦合到輸出電壓且經配置以在輸出電壓快速變化時異步輸出第二使能信號；及仲裁器電路，其經配置以響應于第一使能信號或第二使能信號而輸出轉換器使能信號。在又一布置中，在上文所描述的集成電路中，所述集成電路進一步包含其中可調式頻率振蕩器及快速瞬態檢測電路始終是活動的，且時鐘比較器僅在接收來自可調式頻率振蕩器的同步時鐘信號時是活動的。

使用本申請案的新穎的布置啟用低功率dc-dc轉換器，且具體地，不可能使用先前已知方法而提供性能的具有低備用電流iq及快速瞬態響應的特征的低功率dc-dc轉換器是通過使用所述布置而啟用的。

附圖說明

為了更完整理解本文中描述的本申請案的方面的說明性示例及其優勢，現在結合附圖參考以下描述，其中：

圖1a和圖1b說明dc-dc轉換器中的電壓衰減及電壓誤差的曲線圖；

圖2為說明低功率dc-dc轉換器中的瞬態電壓響應及采樣時鐘變化的采樣曲線圖；

圖3以簡化框圖說明低功率、采樣dc-dc轉換器；

圖4以簡化電路圖說明用于dc-dc轉換器的示例控制器；

圖5以簡化框圖說明本申請案的布置；

圖6以簡化框圖說明本申請案的低功率架構的另一種布置；

圖7以電路示意圖說明用于所述布置的示例低功率快速瞬態檢測電路；

圖8以電路示意圖描繪了用于所述布置的時鐘比較器電路；

圖9以流程圖說明了用于操作具有快速瞬態檢測電路的低功率dc-dc轉換器的方法布置；

圖10為來自并入了本申請案的特征且與一流的的先前方法dc-dc轉換器相比較的測試電路的結果的表。

除非另外指示，否則不同圖中的對應標號及符號通常指代對應部分。繪制各圖以清晰說明說明性示例布置的相關方面且各圖未必按比例繪制。

具體實施方式

下文詳細論述并入本申請案的方面的各種示例說明性布置的制造及使用。然而，應了解，所公開的說明性示例提供可體現在廣泛多種特定情形中的許多適用發明概念。所論述的特定示例及布置僅僅說明制造及使用各種布置的特定方式，且所描述示例并不限制本說明書的范圍，也不限制所附權利要求書的范圍。

舉例來說，當本文中使用術語“耦合”以描述元件之間的關系時，如本說明書及所附權利要求書中所使用的術語應廣義地解釋，且雖然術語“耦合”包含“連接”，但術語“耦合”并不限于“連接”或“直接連接”，而實際上，術語“耦合”可包含具有介入元件(interveningelement)的連接，且可在描述為“耦合”的任何元件之間使用附加元件及各種連接。

現呈現本申請案的方面以說明dc-dc電源系統的輸出電壓調節與低備用功率消耗的去耦合以實現低功率(尤其是低備用或靜態電流消耗)以及響應于采樣dc-dc轉換器中的輸出端處的瞬態的快速輸出電壓調節兩者。提供用于并入了這些新穎特征的dc-dc轉換器的布置產生了比使用先前已知方法可能的甚至更低功率的dc-dc轉換器。

圖5以框圖500說明本申請案的示例布置的低功率架構。為簡單說明起見，也存在于圖3中的這一新架構的某些塊保留與圖3相同的較低數位。編號方案包含(例如)數字控制510、振蕩器512、電壓參考520、時鐘比較器522、dc-dc轉換器530及負載540。此外，四個部分502、504、506及508保留如圖3中編號相同的較低數位。將具有電壓vout作為其輸入及另一使能信號cs2作為輸出的快速瞬態檢測(fasttransientdetect；ftd)電路516添加到部分502中的新穎架構中。圖5的數字控制塊510具有來自部分504的附加輸入使能(en2)。部分504具有兩個新塊。第一是具有輸入vout及vref1且以類似于比較器522的方式操作的附加時鐘比較器524，然而其是通過來自快速瞬態檢測電路的第二信號cs2啟用的。比較器524的輸出為耦合到仲裁器(arb)526且還反饋到部分502的另一使能(en2)。第二新塊是從比較器522及524接收使能輸入en1及en2的仲裁器(arb)526。仲裁器輸出en反饋到部分502且還反饋到部分506中至dc-dc轉換器530。部分505可再次充當獨立控制部分，類似于圖3中的部分305。

在部分504中，仲裁器526用以獲取一對異步時鐘使能信號en1、en2且確保這些信號同步以可靠地產生輸出信號en到dc-dc轉換器530。

在一個示例布置中，第二比較器524能夠使用與先前比較器522相同的電路進行實施。因為這些新塊524、526僅在采樣時鐘cs1或信號cs2有效時供電，所以這些塊對控制部分505的備用功率消耗增添極少。

在部分502中，在這些組件始終通電的情況下，新的快速瞬態檢測(ftd)塊516監測輸出電壓vout。在休眠模式期間的快速瞬態(由于負載處的電流需要而導致的vout快速降低)的情況下，塊516將產生異步采樣信號cs2以引起對附加比較器524計時(clock)且產生附加有效使能en2。此第二使能信號en2能夠遠遠提前于在將正常來自比較器522的使能信號en出現，這是因為振蕩器osc512將在所述時間點處于休眠模式，從而僅很少觸發比較器522。因為新的比較器524是異步觸發的且在第一比較器522不活動時被觸發，所以其對控制部分的休眠模式功率消耗增添極少附加功率。此外，因為ftd516充當崗哨(sentry)來注意快速瞬態，所以輸出電壓調節不再僅依賴于休眠模式時鐘定時。轉換器控制架構中的新穎性進步將休眠模式定時間隔與輸出電壓調節分離，且因此使電路設計者相比于使用先前已知方法架構能夠將最小休眠模式頻率設置得更低，同時仍確保對輸出端處的瞬態的適當響應。通過并入快速瞬態檢測電路以產生對dc-dc轉換器的異步觸發信號，本申請案的布置能夠大量減少轉換器控制電路的備用電流。

圖5說明提供低功率dc-dc轉換器的示例架構的框圖500。在一示例布置中，由圖5中的塊表示的所有電路能夠實施為單個集成電路。在附加替代性布置中，控制部分505能夠實施為集成電路且剩余塊能夠單獨進行實施，例如，現有dc-dc轉換器電路能夠與所述布置的新穎電路一起使用。此外，這些塊能夠實施為專用硬件設計，使用可編程微處理器、微控制器、數字信號處理器等的硬件及軟件的混合物、專用集成電路(asic)、現場可編程門陣列可編程裝置(fpga)、復雜可編程邏輯裝置(clpd)、eeprom裝置或使用分立式晶體管、寄存器等。在圖5中示出為500的電路架構也能夠與其他特征(例如電池監測器、電池充電器、溫度傳感器、電池狀態傳感器等)進一步集成以形成集成電路中或電路板或模塊上的完整系統。本發明人將這些替代性布置中的每一者預期作為形成本申請案的附加方面，所述附加方面屬于所附權利要求書的范疇。

圖6以框圖600說明本申請案的另一替代性低功率架構布置。讀者將注意到，這種新架構的若干塊包含來自圖5的一些塊，其中最高有效數位(5)現增加到6，包含數字控制610、振蕩器612、ftd616、參考620、比較器622、dc-dc轉換器630及負載640。此外，四個部分602、604、606及608保留與圖5中的部分502、504、506、508相同的含義。在框圖600中，部分602及604形成具有輸入vout及輸出en1的控制部分605。此控制部分605可與圖5中的控制部分505互換且執行相同功能，但是所述功能現使用不同的電路架構。

在部分602中，除了來自數字控制510的輸入en2已用ftd信號cs2替換之外，數字控制塊610能夠與圖5中的控制510相同的方式來實施。ftd616信號cs2輸出耦合到塊604且返回到數字控制塊610。通過移除第二比較器來從塊504簡化部分604。第一比較器622能夠與圖5中的比較器522相同的方式實施，其中唯一的改變是其時鐘cs現在來自仲裁器(arb)626。仲裁器626現在接收來自振蕩器osc612的同步時鐘cs1及來自ftd616的異步信號cs2。仲裁器626產生耦合到比較器622的輸出時鐘cs。比較器622具有耦合到數字控制610及部分606中的dc-dc轉換器630的輸出信號en1。部分606及608與圖5中的塊506及508保持一致。

在操作中，部分602產生用于部分604的兩個采樣時鐘cs1及cs2且具有輸入vout及en1。在部分604中，仲裁器arb626接收同步采樣時鐘cs1及異步采樣時鐘cs2且將經同步的采樣時鐘cs輸出到單個比較器622。比較器622測試以參看電壓vout是否小于vref且如果是，則產生有效使能信號en1。來自比較器622的en1信號耦合到部分606中的dc-dc轉換器630。如果使能信號en1有效，則dc-dc轉換器被激活，從而增加耦合到負載640及輸出電容器cout且還耦合于到部分602的反饋路徑中的vout信號的電壓。

圖6中的電路拓樸呈現了形成本申請案的另一方面的另一替代性布置，且由于使用ftd電路，所以使得輸出電壓調節與由osc612產生的休眠模式時鐘的頻率無關。為了使備用或休眠模式中的功率降到最小，需要以確保附加功率消耗將較小的方式將ftd616添加到始終通電的部分602。

如上文關于圖5所描述，用于圖6的電路的電路框圖也能夠實施為集成電路上的專用硬件、軟件及硬件的混合物、在可編程裝置上執行的軟件，以及使用各種可編程及可配置的裝置(例如fpga、cpld、eeprom等)實施以形成集成電路、模塊或電路板，且電路600也能夠與其他功能集成以形成高度集成系統。

圖7以電路示意圖說明能夠用于實施先前圖中的ftd塊516及616的示例低功率快速瞬態檢測電路700。替代性快速瞬態檢測電路也能夠用以形成本申請案的附加布置且圖7的示例電路并不限制所述布置。在圖7中，vdd表示電路電源供應器的正極側并且vss為電源供應器的負極側或接地電位。部分701中的電流鏡確保比較器的上分支及下分支與偏置電流(ibias)同等偏壓。時鐘信號clk及時鐘條信號clk驅動晶體管715及713的柵極。節點721及723為連接到晶體管741及743的柵極的高阻抗節點。轉換器輸出信號vout通過電容器c1及c2耦合到節點721及723。晶體管741及743連接在為施密特觸發器750的輸入端的節點724處。

在操作中，時鐘715及時鐘條713耦合到圖5或圖6中的vout比較器的輸出端。在vout比較器輸出無效時，晶體管713開啟且在其有效時，晶體管715開啟。輸出電壓vout上的瞬態將驅動節點721及723中的一者以激活晶體管741及743的柵極。在當時鐘條信號clk有效時檢測到快速瞬態時，所述激活行動將引起施密特觸發器750產生數字脈沖。輸出電壓vout與高阻抗輸入節點的電容耦合是另一低功率設計技術，因為除泄漏電流外，沒有或很少電流是從輸出電壓vout抽取(draw)的。

因此，使用電容耦合及高阻抗輸入將始終監測vout信號的ftd電路700耦合到輸出vout。當振蕩器時鐘無效時，ftd電路操作使得vout處的唯一瞬態將引起來自施密特觸發器650的脈沖，從而使得正常使能路徑無效。然后能夠檢測到發生在采樣之間的瞬態且能夠在來自振蕩器的時鐘之間啟用dc-dc轉換器。

在操作的備用或休眠模式中，用于dc-dc轉換器的控制電路將在響應于振蕩器產生低頻時鐘時或在檢測到快速瞬態時產生使能信號。重要的是，快速瞬態檢測電路與來自振蕩器的時鐘異步且獨立于振蕩器電路而操作。仲裁器電路確保來自振蕩器或快速瞬態檢測器的使能信號同步以使得在dc-dc轉換器處適當地應用使能信號。仲裁器將同步的使能信號傳遞到dc-dc轉換器。

圖8以詳細的電路圖800描繪了能夠用于實施如以上圖5及圖6中的522、622的比較器的示例超低功率時鐘比較器電路822。需要有效備用電流或“始終開啟的”比較器代替傳統比較器電路，時鐘比較器822是基于感測放大器拓樸且經計時以使得僅在采樣vout信號時(例如在振蕩器提供時鐘輸入cs上的脈沖時)才消耗大量功率。時鐘比較器接收輸出電壓vout作為輸入及參考電壓vref且針對一個時鐘周期輸出鎖存使能信號。能夠使用微調位或滯后位調整時鐘比較器以提供電壓偏移進而調整圖8中的輸入晶體管mn13、mn31之間的電阻及接地電壓。使用上拉晶體管mp12、mp21及下拉晶體管mn12、mn21以及耦合到時鐘信號輸入端的時鐘輸入晶體管mn01、mn10將感測放大器形成為觸發器，以接收例如來自振蕩器的時鐘信號cs。還使用上拉晶體管mp13、mp31通過信號cs來對輸出sr鎖存器進行計時以捕獲且放大觸發器晶體管的輸出節點且鎖存輸出，且具有真實及補充(trueandcomplement)比較器輸出q及q#。在使用圖8的比較器電路的示例實施方案中，實現1na/khz的動態備用電流。因此，圖8的時鐘比較器在圖5及圖6中的布置中的使用減少了備用電流消耗。在附加替代性布置中，其它低功率比較器也可用以實施這些功能。

圖9以流程圖900說明用于操作具有包含快速瞬態檢測電路的新穎特征的低功率dc-dc轉換器的方法布置。在圖9中，振蕩器中存在兩個平行控制回路：包含塊905的快速控制回路及包含塊903的包含可調式頻率的慢速控制回路。執行仲裁器功能的塊907接收來自所述兩個回路的使能輸入，所述塊907耦合到確定vout輸出電壓是否低于參考電壓vref的比較塊909，且方法從所述塊909流到其中啟用dc-dc轉換器且能夠增加電壓vout的塊911。

所述方法開始于塊901。隨著方法連續操作以調節輸出電壓且控制dc-dc轉換器，這個塊還用于在稍后的步驟中繼續所述方法。然后，快速及慢速控制回路并行操作可調式頻率或包含塊903的慢速回路及包含塊905的快速瞬態檢測回路。在塊903中，回路等待來自振蕩器的下一個時鐘。根據觀測到使能信號的數目，時鐘出現在降低或升高的頻率處，如果使能信號隨時間增加，則頻率隨著負載需要更多電流而升高，而如果使能信號的數目隨時間減少，則能夠減少振蕩器的頻率(當輸出電壓保持為高，也就是說，負載不需要任何電流時)。不論何時振蕩器達到采樣點，都輸出使能信號或時鐘信號且方法流到塊907。

在塊905中，并行且異步地執行快速瞬態檢測。當檢測到快速瞬態時，指示輸出電壓的快速下降超出閾值(例如，圖7中的施密特觸發器閾值)，所述方法轉到塊907。

在塊907中，仲裁器功能判定來自振蕩器的時鐘使能信號、來自快速瞬態檢測器的時鐘或使能或所述兩者是否存在，且使用最高優先級的信號，方法轉到909處的比較步驟。

在決策塊909中，將輸出電壓與參考電壓進行比較。如果輸出電壓小于參考電壓，則啟用dc-dc轉換器且將輸入電壓用于為輸出供電且為輸出電容器充電以維持輸出電壓。如果在決策塊909處輸出電壓仍高于參考電壓，則方法流回到塊901中的起始/繼續步驟且繼續操作。

在塊911處，在啟用dc-dc轉換器之后，所述方法轉回到塊901中的起始/繼續步驟且繼續操作。

以此方式，提供低備用電流dc-dc轉換器控制方法。因為快速回路中的快速轉換檢測是獨立于慢速回路中使用的可調式頻率振蕩器執行的，所以能夠調整振蕩器以在休眠或備用模式期間很少對比較器電路計時，且dc-dc轉換器仍將對輸出電壓上的快速瞬態作出快速響應。因為僅在可調式頻率振蕩器脈沖或快速瞬態檢測信號存在時才執行比較器功能，所以用于比較器的功率很低。當采樣頻率在備用或休眠模式中很低時，所述布置也節省功率，僅留下快速瞬態電路在低負載功率需求的時間過程中有效運行。

圖10以表呈現與“一流的”先前已知方法轉換器相比，從并入本申請案的特征而形成的測試電路中所觀測到的結果。在圖10中，表1000具有標記為行#、參數、測試ulpa、ulpb、一流的及δ％的6個列。在6行中呈現的結果說明了編號為1至6的特定數據行。

表1000示出了對超低功率(ulp)dc-dc轉換器(ulp)進行測試的結果。在由列ulpa及ulpb所指示的2個條件下進行測試。測試條件中的差異為所施加的階躍負載(行2中所示)及連接到vout的輸出電容量(行1中所示)。ulpb高度匹配于對先前已知方法的一流(bic)的轉換器所執行的測試，而ulpa經執行以示出在極小負載電流(5na)處的極高效操作。

逐行檢查表1000中的數據，輸出電容(行1)通常地用以減弱來自dc-dc轉換器的紋波電壓，且在輸出電壓調節較好時需要更小的值。電容越低，則電路所需要的面積越小，因此在紋波電壓與板空間之間存在折衷。正如數據所指示，在包含本申請案的布置的特征的兩種ulp測試情況下，所需要的電容量減小至少90％，其為一項實質性改進。測試電流負載(行2)是起始于0至5毫安的階躍電流且接著增加至50ma或100ma。與一流的轉換器相比，這是所施加的階躍負載的兩倍，使得其為更嚴苛的測試。第3行，vrec指示轉換器如何快速從電壓驟降中恢復。在表中所示的測試中，ulpa及ulpb兩者經測量為10毫伏/秒，而一流的先前方法轉換器恢復非常緩慢，為0.5毫伏/秒。新的設計對恢復時間提供20倍的改進，其導致對負載調節的改進。特別受關注的是行4，iq或備用電流。這是轉換器在休眠模式中時抽取的靜態電流。在將ulpb與先前已知的一流的進行比較時，實現了從720na到39na的94.6％減小。iq的減小提供了對無繩電池操作的裝置的壽命的實質性改進。行5示出了為負載調節的另一指示的vdip測量。與示出37mvvdip的bic相比，ulpb經測量為9mvvdip，即75.7％的改進。ulpa經測量為12.3mvvdip，比先前已知bic實現了66.8％的改進。

此外，針對這些轉換器的瞬態響應進行比較，已經確定了優值fom且所述fom示出于圖表1000的最后一行(行6)中。在比較極低esr/esl負載電容器與類似負載電流范圍時，fom為有效的(valid)。fom具有以秒計的單位。

所述優值由以下方程式定義：

fom＝(iq_noload/imaxload)*(cload*δvout/δiload)

方程式1

在表1000中，可見fom示出使用上文所描述的布置的新穎特征啟用轉換器，所述轉換器相比先前已知方法的一流的轉換器具有極大的改進。相比于用于先前已知方法的轉換器的fom為非常短的1.2納秒，用于ulpa的fom示出為7皮秒，而用于ulpb的fom為0.5皮秒。通過使用這些布置獲得了瞬態性能上的改進，由此在提高性能上產生驚人的結果。

也可對步驟次序及步驟數目進行各種修改以形成并入本申請案的方面的附加新穎布置，且這些修改將形成本發明人預期作為本申請案的部分且屬于所附權利要求書的范圍內的附加替代性布置。

盡管已詳細地描述示例說明性布置，但應理解，可在不脫離如由所附權利要求書定義的本申請案的精神及范圍的情況下在本文中進行各種改變、替代及更改。

此外，本申請案的范圍并不意圖限于本說明書中描述的過程、機器、制品及物質組成、手段、方法及步驟的特定說明性示例布置。如所屬領域的一般技術人員將從本發明容易地了解，可根據所呈現的說明性布置及所描述、建議或公開的替代性布置利用執行基本上與本文中所描述的對應示例布置相同的功能或實現基本上與本文中所描述的對應示例布置相同的結果的目前存在或稍后待開發的過程、機器、制品、物質組成、手段、方法或步驟。因此，所附權利要求書意圖在其范圍內包含這些過程、機器、制品、物質組成、手段、方法或步驟。