專利名稱：脈沖幅度分析器的制作方法
技術領域：
本發明涉及一種將多級電平比較和數字邏輯電路合在一起單片集成的多道脈沖幅度分析器。
背景技術：
多道脈沖幅度分析器一般由多級電壓比較器、數字邏輯電路、脈沖整形電路以及它們的時序電路組成，其多級電壓比較器一般為TTL雙極型工藝生產的高速運算放大器或電壓比較器，其余電路則為CMOS數字電路。這種脈沖幅度分析器不僅道數無法擴大，而且功耗大，體積大。如果采用ADC模塊和微機處理技術設計多道脈沖幅度分析器，同樣存在功耗體積均大問題，而且研制成本也將增大。制約了必須使用幅度分析器的探測儀器發展。在保證原有儀器性能的前提條件下，為了探測儀器的發展，發明了這種脈沖幅度分析器。

發明內容
本發明的目的在于提供一種脈沖幅度分析器，其是一種CMOS工藝多級電平比較器及相關邏輯電路合在一起單片集成的多道脈沖幅度分析器，具有功耗小，體積小和成本低的優點。
本發明一種脈沖幅度分析器，其特征在于，其中包括五級電平電平比較器a，由五只CMOS運算放大器構成L1～L5五級電平比較器；一邏輯電路b，該邏輯電路是由與非門組成，其輸入端與L1～L5五級電平比較器的輸出端連接；一輸出控制電路c，該輸出控制電路是由與非門組成，其輸入端與邏輯電路的輸出端連接，并通過外接VREF電平控制脈沖幅度分析器輸出Q1～Q5的電平；3us寬基準脈沖S，該電路由D觸發器和非門組成，其輸入端與電平比較器L1輸出端連接；3us寬峰保恢復信號R，該電路由D觸發器和非門組成，其輸入端與3uS基準脈沖電路連接；級聯控制端Ji和Jo，Ji外接輸入經非門與邏輯控制電路連接，Jo級聯輸出端。
其中該五級電平比較器包括五只CMOS運算放大器L1～L5，每只運算的反向端V1～V5外接電阻后串聯接在一電平的電源端，從而構成依次增加的五級基準源；CMOS運算放大器L1～L5同相端連接并接輸入信號Vi；L1～L5五級電平比較器的5個輸出端分別接邏輯控制電路輸入端。
其中該邏輯電路包括五只三輸入與非門和五只非門，L1～L5輸出分別和相應的三輸入與非門的一路輸入連接，五只非門輸入端與L1～L5端連接，五只非門輸出端分別為J0和L1～L4的三輸入與非門一路輸入端連接；五只三輸入與非門的輸出與輸出控制電路連接。
其中該輸出控制電路包括五只二輸入與非門和外接電平控制VREF；二輸入與非門的一路輸入端與邏輯電路的輸出端一一連接，另一端連在一起接VREF。
其中該3us寬基準脈沖包括D觸發器和非門電路；D觸發器接電平比較器L1輸出端，非門輸出接峰保恢復脈沖輸入端，并經一非門倒相輸出基準脈沖S。
其中該3us寬峰保恢復脈沖包括D觸發器和非門及或非門電路；D觸發器輸入端接基準脈沖輸出，接點在倒相非門之前；D觸發器輸出端接一組串接非門至D觸發器的R端，同時接或非門，或非門輸出經非門倒相后輸出R峰保恢復脈沖。
其中該級聯控制端Ji和Jo包括Ji級聯輸入端經兩只非門與邏輯電路L5連接的三輸入與非門一路輸入連接；級聯輸出端Jo則由L1經一只非門輸出。
本發明主要是CMOS工藝五級電平比較器以及屬于線性電路的電平比較器和屬于數字電路的數字邏輯電路合在一起單片集成。本發明還包括通過級聯控制構成5n道脈沖幅度分析器，提供給脈沖峰值保持電路作為恢復信號以及提供本級及擴展各級的3us寬基準脈沖，從而保證五道輸出及其擴展各道輸出信號寬度均為3us。


為進一步說明本發明的具體內容及所能達成的功效，以下結合具體實施例及附圖對本發明作一詳細的描述，其中圖1是本發明脈沖幅度分析器工作原理方框圖；圖2是圖1的電路圖；圖3是電平比較器電路圖；圖4是脈沖幅度分析器時序圖。
具體實施例方式
請參閱圖1和圖2，本發明一種脈沖幅度分析器，其中包括五級電平電平比較器a，由五只CMOS運算放大器構成L1～L5五級電平比較器，其中該五級電平比較器包括五只CMOS運算放大器L1～L5，每只運算的反向端V1～V5外接電阻后串聯接在某一電平的電源端，從而構成依次增加的五級基準源；L1～L5同相端連接并接輸入信號Vi；L1～L5五級電平比較器的5個輸出端分別接邏輯控制電路輸入端；一邏輯電路b，該邏輯電路是由與非門組成，其輸入端與L1～L5五級電平比較器的輸出端連接，其中該邏輯電路包括五只三輸入與非門和五只非門，L1～L5輸出分別和相應的三輸入與非門的一路輸入連接，五只非門輸入端與L1～L5端連接，五只非門輸出端分別為J0和L1～L4的三輸入與非門一路輸入端連接。五只三輸入與非門的輸出與輸出控制電路連接；一輸出控制電路c，該輸出控制電路是由與非門組成，其輸入端與邏輯電路的輸出端連接，并通過外接VREF電平控制脈沖幅度分析器輸出Q1～Q5的電平，其該輸出控制電路包括五只二輸入與非門和外接電平控制VREF。二輸入與非門的一路輸入端與邏輯電路的輸出端一一連接，另一端連在一起接VREF；3us寬基準脈沖S，該電路由D觸發器和非門組成，其輸入端與電平比較器L1輸出連接，其中該3us寬基準脈沖S包括D觸發器和非門電路；D觸發器接電平比較器L1輸出端，非門輸出接峰保恢復脈沖輸入端，并經一非門倒相輸出基準脈沖S；3us寬峰保恢復信號R，該電路由D觸發器和非門組成，其輸入端與3uS基準脈沖電路連接，其中該3us寬峰保恢復脈沖包括D觸發器和非門及或非門電路；D觸發器輸入端接基準脈沖輸出，接點在倒相非門之前；D觸發器輸出端接一組串接非門至D觸發器的R端，同時接或非門，或非門輸出經非門倒相后輸出R峰保恢復脈沖；級聯控制端Ji和Jo，Ji外接輸入經非門與邏輯控制電路連接，Jo級聯輸出端，其中該級聯控制端Ji和Jo包括Ji級聯輸入端經兩只非門與邏輯電路L5連接的三輸入與非門一路輸入連接；級聯輸出端Jo則由L1經一只非門輸出。
在圖2中，Vi為電路輸入端，V1～V5為五級電平比較器L1～L5的參考電壓，由外部提供以實現電平比較可調，B端接本級3us寬基準脈沖。A為外部控制端，Q1～Q5為幅度分析器輸出端，VREF為輸出電平控制端，R為提供給脈沖幅度峰值保持電路的恢復信號，S為3us基準脈沖輸出端，Ji、Jo分別為級聯輸入、輸出端。圖3為CMOS電平比較器，其一端接輸入脈沖Vi，另一端接參考電壓，當輸入脈沖Vi大于V1而又小于V2時，第1級電平比較器則輸出比較信號即Q1輸出3us寬信號；當輸入脈沖Vi大于V2而有小于V3時。第1和第2兩級均有輸出，通過邏輯電路控制，導致V2封鎖V1，從而僅只有Q2輸出3us寬信號；如此，只有符合Vi≥V1，Q1～Q5中只有相應一道有3us寬信號輸出。3us寬基準脈沖S由第1級電平比較器信號經D觸發器和門電路延時獲得，寬度調整為3us。峰保恢復信號R則由基準脈沖后沿觸發，寬度調整為3us。五級輸出電平受VREF控制，可以方便選擇輸出電平。
五級脈沖幅度分析器工作時序參看圖4，當Vi≥V1時，分析器將按時序輸出信號，如Vi＜V1時，則分析器將按時序輸出為零電平。
五級脈沖幅度分析器可通過級聯方式實現多級電平比較，將本級的擴展接點Jo與下一級的擴展接點JI相連即可，則可很方便的構成5n道脈沖幅度分析器。
圖2中外部控制端A為五級脈沖幅度分析器的外部控制端，如無須外部干涉，則接點A接高電平。擴展端不需用時原則上接高電平(外部控制端B接S端)。
五級脈沖幅度分析器已單片集成，產品型號為LC 9805。本發明不僅大大的縮小了電路體積，而且大大降低了電路功耗，在12.0V電源供電時，工作電流I≤6mA。此外，本發明使用也很方便，無須進行復雜的時序設計和調整，因此在航天器空間探測儀器上廣泛使用。脈沖幅度分析器工作過程Vi為電路輸入端，V1～V5為五級電平比較器L1～L5的參考電壓，由外部提供以實現電平比較可調。B端接本級3us寬基準脈沖，A為外部控制端，Q1～Q5為幅度分析器輸出端，VREF為輸出電平控制端，R為提供給脈沖幅度峰值保持電路，S為3us基準脈沖輸出端，Ji、Jo分別為級聯輸入、輸出端。圖3為CMOS電平比較器，其一端接輸入脈沖Vi，另一端接參考電壓，當輸入脈沖Vi大于V1而又小于V2時，第1級電平比較器則輸出比較信號即Q1輸出3us寬信號；當輸入脈沖Vi大于V2而有小于V3時。第1和第2兩級均有輸出，通過邏輯電路控制，導致V2封鎖V1，從而僅只有Q2輸出3us寬信號；如此，只有符合Vi≥V1，Q1～Q5中只有相應一道有3us寬信號輸出。3us寬基準脈沖S由第1級電平比較器信號經D觸發器和門電路延時獲得，寬度調整為3us。峰保恢復信號R則由基準脈沖后沿觸發，寬度調整為3us。五級輸出電平受VREF控制，可以方便選擇輸出電平。
權利要求
1.一種脈沖幅度分析器，其特征在于，其中包括五級電平電平比較器，由五只CMOS運算放大器構成L1～L5五級電平比較器；一邏輯電路，該邏輯電路是由與非門組成，其輸入端與L1～L5五級電平比較器的輸出端連接；一輸出控制電路，該輸出控制電路是由與非門組成，其輸入端與邏輯電路的輸出端連接，并通過外接VREF電平控制脈沖幅度分析器輸出Q1～Q5的電平；3us寬基準脈沖，該電路由D觸發器和非門組成，其輸入端與電平比較器L1輸出端連接；3us寬峰保恢復信號，該電路由D觸發器和非門組成，其輸入端與3uS基準脈沖電路連接；級聯控制端Ji和Jo，Ji外接輸入經非門與邏輯控制電路連接，Jo級聯輸出端。
2.根據權利要求1所述的脈沖幅度分析器，其特征在于，其中該五級電平比較器包括五只CMOS運算放大器L1～L5，每只運算的反向端V1～V5外接電阻后串聯接在一電平的電源端，從而構成依次增加的五級基準源；CMOS運算放大器L1～L5同相端連接并接輸入信號Vi；L1～L5五級電平比較器的5個輸出端分別接邏輯控制電路輸入端。
3.根據權利要求1所述的脈沖幅度分析器，其特征在于，其中該邏輯電路包括五只三輸入與非門和五只非門，L1～L5輸出分別和相應的三輸入與非門的一路輸入連接，五只非門輸入端與L1～L5端連接，五只非門輸出端分別為J0和L1～L4的三輸入與非門一路輸入端連接；五只三輸入與非門的輸出與輸出控制電路連接。
4.根據權利要求1所述的脈沖幅度分析器，其特征在于，其該輸出控制電路包括五只二輸入與非門和外接電平控制VREF；二輸入與非門的一路輸入端與邏輯電路的輸出端一一連接，另一端連在一起接VREF。
5.根據權利要求1所述的脈沖幅度分析器，其特征在于，其中該3us寬基準脈沖包括D觸發器和非門電路；D觸發器接電平比較器L1輸出端，非門輸出接峰保恢復脈沖輸入端，并經一非門倒相輸出基準脈沖S。
6.根據權利要求1所述的脈沖幅度分析器，其特征在于，其中該3us寬峰保恢復脈沖包括D觸發器和非門及或非門電路；D觸發器輸入端接基準脈沖輸出，接點在倒相非門之前；D觸發器輸出端接一組串接非門至D觸發器的R端，同時接或非門，或非門輸出經非門倒相后輸出R峰保恢復脈沖。
7.根據權利要求1所述的脈沖幅度分析器，其特征在于，其中該級聯控制端Ji和Jo包括Ji級聯輸入端經兩只非門與邏輯電路L5連接的三輸入與非門一路輸入連接；級聯輸出端Jo則由L1經一只非門輸出。
全文摘要
一種脈沖幅度分析器，其中包括五級電平比較器，由五只CMOS運算放大器構成五級電平比較器；一邏輯電路，該邏輯電路是由與非門組成，其輸入端與五級電平比較器的輸出端連接；一輸出控制電路，該輸出控制電路是由與非門組成，其輸入端與邏輯電路的輸出端連接，并通過外接V
文檔編號H03K5/00GK1492581SQ0214807
公開日2004年4月28日 申請日期2002年10月25日 優先權日2002年10月25日
發明者朱光武, 梁金寶, 王世金, 肖錫東, 張驊忠, 張微, 丁建京, 荊濤, 李保權, 趙堅 申請人:中國科學院空間科學與應用研究中心