專利名稱：串并聯型a/d轉換器的a/d轉換方法和串并聯型a/d轉換器的制作方法
技術領域：
本發明涉及串并聯型A/D轉換器。
背景技術：
伴隨著圖象、通信領域中的信號處理的數字化、以及圖象、通信儀器的高性能化，即使在成為數字信號處理的關鍵設備的A/D轉換器中，也要求高速化、高精度化。作為高速高精度化的A/D轉換器的基本構成法，可以列舉出串并聯型A/D轉換器(參照專利文獻1)。
下面，使用圖12和圖13說明現有串并聯型A/D轉換器的結構及其動作。
首先，使用圖12說明現有串并聯型A/D轉換器的結構。圖12是表示現有4位串并聯型A/D轉換器結構的圖。
如圖12所示，現有串并聯型A/D轉換器包括連接在參照電壓2、3之間的基準電阻列和開關列12；決定高位2位的高位電壓比較器列13；根據該高位電壓比較器列13的高位比較結果C1C～C3C，輸出高位符號選擇信號P0C～P3C的高位符號選擇電路14；按照該高位符號選擇信號，輸出2位的高位二進制代碼的高位編碼電路15；決定低位2位的低位電壓比較器列16；根據該低位電壓比較器列16的低位符號比較結果C0F～C2F，輸出低位符號選擇信號P0F～P3F的低位符號選擇電路17；按照該低位符號選擇信號，輸出2位的低位二進制代碼的低位編碼電路18；對所述2位的高位二進制代碼和所述2位的低位二進制代碼進行邏輯運算，從而輸出4位的數字信號的編碼合成電路19；生成控制該串并聯型A/D轉換器的工作定時的各種控制信號的控制信號生成電路21。
在所述基準電阻列和開關列12中設置有把所述參照電壓2、3之間的電位16分割為等電位的電阻值相等的電阻R01～R04、R11～R14、R21～R24、R31～R34的基準電阻4、作為用于在該16分割為等電位的各個位置上選擇低位參照電壓的開關S01～S03、S11～S13、S21～S23、S31～S33的低位參照電壓選擇開關5。
而且，構成所述高位電壓比較器列13的各電壓比較器6的一方輸入端子連接在把所述基準電阻列和開關列12的所述參照電壓2、3之間的電位差4分割為等電位的分割點d1～d3上，另一方的輸入端子連接在模擬輸入端子1上。而且，所述高位電壓比較器列13的輸出端子連接在所述高位符號選擇電路14上，該高位符號選擇電路14的輸出端子連接在所述高位編碼電路15的輸入端子上。
另外，構成所述低位電壓比較器列16的各電壓比較器6的一方輸入端子在所述基準電阻列和開關列12中，通過低位參照電壓選擇開關5連接在把所述高位電壓比較器列13的各電壓比較器6被連接的各連接點d1、d2、d3間由所述基準電阻4四分割為等電位的點上，另一方輸入端子連接在所述模擬輸入端子1上。而且，所述低位電壓比較器列16的輸出端子連接在所述低位符號選擇電路17上，該低位符號選擇電路17的輸出端子連接在所述低位編碼電路18上。
而且，所述高位編碼電路15、所述低位編碼電路18的輸出端子分別連接在編碼合成電路19上，從該編碼合成電路19的輸出端子輸出4位的數字輸出。
所述控制信號生成電路21根據從時鐘端子22輸入的時鐘s22，生成控制該串并聯型A/D轉換器的動作定時的采樣信號、高位比較信號、低位參照電壓決定信號、低位比較信號等各種控制信號。而且，所述采樣信號被輸出到高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6，所述高位比較信號被輸出到高位電壓比較器列13，所述低位參照電壓決定信號被輸出到高位電壓比較器列13，另外，所述低位比較信號被輸出到低位電壓比較器列16。須指出的是，在圖12中，為了簡化圖，未圖示各種控制信號。
下面，使用圖13說明具有所述結構的串并聯型A/D轉換器的動作。圖13是表示現有串并聯型A/D轉換器的動作的定時圖，(a)表示時鐘，(b)表示高位電壓比較器列的狀態，(c)表示低位電壓比較器列的狀態，(d)表示采樣信號，(e)表示高位比較信號，(f)表示低位參照電壓決定信號，(g)表示低位比較信號，(h)表示低位參照電壓的狀態，(i)表示模擬輸入電壓，(j)表示低位參照電壓，(k)表示低位電壓比較器列的輸出。須指出的是，在圖12的結構中，低位參照電壓、低位電壓比較器列的輸出分別有3輸出，但是在圖13中，為了簡化圖，表示了低位參照電壓、低位電壓比較器列的輸出的各一個輸出。
首先，在采樣期間(t1-t2期間)中，高位電壓比較器列13和低位電壓比較器列16同時連接在模擬輸入端子1上，在來自所述控制信號生成電路21的采樣信號的下降時刻，該高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6保持從模擬輸入端子1輸入的模擬輸入信號s1的相等的模擬輸入電壓Vin。
在高位比較期間(t2-t3期間)中，高位電壓比較器列13的各電壓比較器6把在所述采樣期間內保持的模擬輸入電壓Vin與把所述參照電壓2～3間的電位差4分割為等電位的分割點d1、d2、d3的電壓值的各高位參照電壓Vr1c、Vr2c、Vr3c的電壓值比較。然后，在來自所述控制信號生成電路21的高位比較信號的下降時刻，輸出所述高位電壓比較器列13的各電壓比較器6的比較結果的高位電壓比較結果C1C、C2C、C3C。然后，所述高位電壓比較結果C1C、C2C、C3C輸入高位符號選擇電路14中，變換為高位符號選擇信號P0C、P1C、P2C、P3C，根據該高位符號選擇信號P0C、P1C、P2C、P3C，高位編碼電路15輸出2位的高位二進制代碼。
在低位參照電壓決定期間(t3-t4間)中，所述基準電阻列和開關列12根據在所述高位比較期間內從所述高位符號選擇電路14輸出的所述高位符號選擇信號P0C、P1C、P2C、P3C，在來自所述控制信號生成電路21的低位參照電壓決定信號的下降時刻，決定該基準電阻列和開關列12內的各低位參照電壓選擇開關5的導通狀態、斷開狀態，據此，決定輸入到所述低位電壓比較器列16的低位參照電壓Vr1f、Vr2f、Vr3f的電壓值。
然后，在低位比較期間(t4-t5期間)中，所述低位電壓比較器列16的電壓比較器6比較所述采樣期間內保持的模擬輸入電壓Vin和由所述基準電阻列和開關列12的各低位參照電壓選擇開關5選擇的所述低位參照電壓Vr1f、Vr2f、Vr3f的電壓值。然后，在來自所述控制信號生成電路21的低位比較信號的下降時刻，輸出所述低位電壓比較器列16的各電壓比較器6的比較結果的低位電壓比較結果C0F、C1F、C2F。然后，所述低位電壓比較結果C0F、C1F、C2F輸入低位符號選擇電路17中，在該低位符號選擇電路17中變換為低位符號選擇信號P0F、P1F、P2F、P3F，低位編碼電路18根據該低位符號選擇信號P0F、P1F、P2F、P3F，輸出2位的低位二進制代碼。然后，編碼合成電路19對從所述高位編碼電路15輸出的2位所述二進制代碼、從所述低位編碼電路18輸出的2位的所述低位二進制代碼進行邏輯運算，從數字輸出端子11輸出4低的數字輸出。
專利文獻1-特許第1612640號。

發明內容
這樣，在現有串并聯型A/D轉換器中，首先，在將從模擬輸入端子1輸入的模擬輸入信號s1的輸入電壓Vin保持在高位電壓比較器列13和低位電壓比較器列16中后，在該高位電壓比較器列13的各電壓比較器6中，比較該模擬輸入電壓Vin和高位參照電壓Vr1c、Vr2c、Vr3c的電壓值，根據作為該比較結果的高位電壓比較結果C1C、C2C、C3C，通過選擇構成所述基準電阻列和開關列12的各低位參照電壓開關5的導通、斷開狀態，來決定低位參照電壓Vr1f、Vr2f、Vr3f，在所述低位電壓比較器列16的各電壓比較器6中，比較該決定的低位參照電壓Vr1f、Vr2f、Vr3f和該低位電壓比較器列的各電壓比較器6中保持的所述模擬輸入電壓Vin的電壓值。
因此，在現有串并聯型A/D轉換器中，如圖13(h)所示，低位參照電壓Vr1f、Vr2f、Vr3f的電壓值在從所述低位電壓比較器列16的低位比較動作期間(t4-t5期間)，然后所述高位電壓比較器列13和低位電壓比較器列16的下一模擬輸入電壓的采樣動作期間(t5-t6期間)，然后到該高位電壓比較器列13的高位動作期間(t6-t7期間)之間保持，所以結果選擇所述低位參照電壓Vr1f、Vr2f、Vr3f的電壓值的基準電阻列和開關列12的各低位參照電壓選擇開關5的導通、斷開狀態在所述期間(t4-t7期間)中固定。
當在這樣的現有串并聯型A/D轉換器中輸入圖13(i)所示的從以前的采樣期間到下一采樣期間之間大幅度變化的模擬輸入信號s1時，如圖13(j)所示，低位參照電壓Vr1f、Vr2f、Vr3f的電壓值的變化量增大，該低位參照電壓從以前的電壓值變化為下一電壓值并穩定下來的遷移時間增加，但是所述基準電阻列和開關列12的各低位參照電壓選擇開關5的導通、斷開狀態在變為低位參照電壓決定期間之前是固定的，所以如果以高速使現有串并聯型A/D轉換器工作，則所述低位參照電壓Vr1f、Vr2f、Vr3f從以前的電壓值變化為下一電壓值并穩定下來之前，從所述低位參照電壓決定期間(例如圖13的t7-t8期間)轉移到低位比較期間(t8-t9期間)，在所述低位電壓比較器列16的各電壓比較器6中，開始穩定前的低位參照電壓和所述模擬輸入電壓Vin的比較動作(參照圖13(j))。
其結果，如圖13(k)所示，因為在低位電壓比較器列16的各電壓比較器6中，首先判斷為模擬輸入電壓Vin比低位參照電壓的電壓值大，而后判斷為低位參照電壓比該模擬輸入電壓Vin大，因此，所述低位電壓比較器列16的輸出精度劣化，存在著妨礙串并聯型A/D轉換器的高速化、高精度化這一問題。
鑒于以上問題的存在，本發明的目的在于提供一種串并聯型A/D轉換器、以及串并聯型A/D轉換器的A/D轉換方法，在該串并聯型A/D轉換器中，從前面的保持模擬輸入電壓Vin的采樣期間到下一采樣期間之間，即使在該模擬輸入電壓Vin大幅度變化時，也能進行高速、高精度動作。
為了解決所述問題，本發明的串并聯型A/D轉換器的A/D轉換方法，比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，比較根據該比較結果而決定的第2參照電壓和所述模擬輸入電壓來生成第2二進制代碼，對該生成的第1、第2二進制代碼進行邏輯運算而生成數字值，該A/D轉換方法包括輸入所述模擬輸入電壓來進行采樣，并且把以前的第2參照電壓初始化為給定的初始化電壓的采樣和初始化步驟；比較在該采樣和初始化步驟中采樣的模擬輸入電壓和所述第1參照電壓的電壓值的、用于生成所述第1二進制代碼的第1電壓比較步驟；比較從所述給定的初始化電壓的電壓值遷移到根據所述第1電壓比較步驟的比較結果而決定的電壓值的第2參照電壓和在所述采樣和初始化步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第2二進制代碼的第2電壓比較步驟。
另外，本發明的串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，比較根據該比較結果而決定的第2參照電壓和所述模擬輸入電壓來生成第2二進制代碼，對該生成的第1、第2二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣的采樣步驟；比較在該采樣步驟中采樣的模擬輸入電壓和第1參照電壓的電壓值，并且把以前的第2參照電壓初始化為給定的初始化電壓的、用于生成所述第1二進制代碼的第1電壓比較和初始化步驟；比較從所述給定的初始化電壓的電壓值遷移到根據所述第1電壓比較和初始化步驟的比較結果而決定的電壓值的第2參照電壓和在所述采樣步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第2二進制代碼的第2電壓比較步驟。
另外，本發明的串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，重復進行比較根據該比較結果而決定的參照電壓和所述模擬輸入電壓而生成二進制代碼的步驟來生成第2～第n(n為≥3的整數)的二進制代碼，并對該生成的第1～第n二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣，并且把以前的第2～第n參照電壓初始化為給定的初始化電壓的采樣和初始化步驟；比較在所述采樣和初始化步驟中采樣的模擬輸入電壓和第m(1≤m＜n；m是整數)參照電壓的電壓值的、用于生成所述第m二進制代碼的第m電壓比較步驟、比較從所述給定的初始化電壓的電壓值遷移到根據所述第m電壓比較步驟的比較結果而決定的電壓值的第(m+1)參照電壓和在所述采樣和初始化步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第(m+1)二進制代碼的第(m+1)電壓比較步驟，從m＝1到m＝n-1重復進行的步驟。
另外，本發明的串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，重復進行比較根據該比較結果而決定的參照電壓和所述模擬輸入電壓而生成二進制代碼的步驟來生成第2～第n(n為≥3的整數)的二進制代碼，并對該生成的第1～第n二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣的采樣步驟；把在所述采樣步驟中采樣的模擬輸入電壓和第m(1≤m＜n；m是整數)參照電壓的電壓值比較并且把以前的第(m+1)參照電壓初始化為給定的初始化電壓的用于生成所述第m二進制代碼的第m電壓比較和初始化步驟、比較從所述給定的初始化電壓的電壓值遷移到根據所述第m電壓比較和初始化步驟的比較結果而決定的電壓值的第(m+1)參照電壓和在所述采樣步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第(m+1)二進制代碼的第(m+1)電壓比較步驟，從m＝1到m＝n-1重復進行的步驟。
本發明的串并聯型A/D轉換器包括由多個電阻串聯連接的電阻列、連接在該電阻列的多個連接點上并且選擇與隨著時間的經過而任意變動的模擬輸入電壓比較的參照電壓而輸出的多個開關構成的基準電阻列和開關列；輸入所述模擬輸入電壓來進行采樣，把采樣的模擬輸入電壓和由所述基準電阻列和開關列輸出的第1參照電壓比較，輸出第1比較結果的第1電壓比較器列；把從所述第1電壓比較器列的輸出的所述第1比較結果作為輸入，輸出第1符號選擇信號的第1符號選擇電路；輸出根據從所述第1符號選擇電路輸出的所述第1符號選擇信號而選擇的第1二進制代碼的第1編碼電路；輸入所述模擬輸入電壓來進行采樣，把該采樣的模擬輸入電壓與按照所述第1符號選擇信號而通過構成所述基準電阻列和開關列的所述多個開關選擇輸出的第2參照電壓的電壓值比較，輸出第2比較結果的第2電壓比較器列；把從所述第2電壓比較器列的輸出的所述第2比較結果作為輸入，輸出第2符號選擇信號的第2符號選擇電路；輸出根據從所述第2符號選擇電路輸出的所述第2符號選擇信號而選擇的第2二進制代碼的第2編碼電路；把所述第1二進制代碼和所述第2二進制代碼進行邏輯運算，成為數字值的編碼合成電路；所述第2電壓比較器列輸入所述模擬輸入電壓來進行采樣，在任意的期間內輸入給定的初始化電壓而進行保持，把從該給定的初始化電壓遷移到按照所述第1符號選擇信號通過構成所述基準電阻列和開關列的所述多個開關選擇輸出的電壓值的所述第2參照電壓和所述采樣的模擬輸入電壓的電壓值比較。
本發明的串并聯型A/D轉換器中，所述初始化電壓是從構成所述基準電阻列和開關列的所述電阻列的多個連接點內任意一個輸出的參照電壓。
而且，本發明的串并聯型A/D轉換器中，包括把從所述基準電阻列和開關列輸出的所述第2參照電壓、所述初始化電壓、表示所述任意期間的初始化控制信號作為輸入，按照該初始化控制信號，向所述第2電壓比較器列輸出所述第2參照電壓或所述給定的電壓的任意一個的參照電壓初始化電路；所述任意期間輸出所述初始化電壓，該任意期間以外輸出從所述基準電阻列和開關列輸出的所述第2參照電壓。
而且，本發明的串并聯型A/D轉換器中，所述第1符號選擇電路把從所述第1電壓比較器列輸出的所述第1比較結果和表示所述任意期間的初始化控制信號作為輸入；所述任意期間向所述第1編碼電路輸出所述第1符號選擇信號，把構成所述基準電阻列和開關列的所述多個開關中的預先決定的開關固定為導通狀態，并且把該開關以外的所有開關固定為斷開狀態，把選擇所述給定的初始化電壓的初始化電壓選擇信號向所述基準電阻列和開關列輸出；所述任意期間以外的期間把所述第1符號選擇信號向所述第1編碼電路、所述基準電阻列和開關列輸出。
本發明的串并聯型A/D轉換器中，所述任意期間是在所述第1電壓比較器列和所述第2比較器列中輸入所述模擬輸入電壓來進行采樣的期間。
本發明的串并聯型A/D轉換器中，所述任意的期間是在所述第1電壓比較器列中比較所述模擬電壓值和由所述基準電阻列和開關列輸出的第1參照電壓，輸出所述第1比較結果的期間。
另外，本發明的串并聯型A/D轉換器包括由多個電阻串聯連接的電阻列、連接在該電阻列的多個連接點上并且選擇與隨著時間的經過而任意變動的模擬輸入電壓比較的參照電壓而輸出的多個開關構成的基準電阻列和開關列；輸入所述模擬輸入電壓來進行采樣，把采樣的模擬輸入電壓和由所述基準電阻列和開關列輸出的所述第1參照電壓比較，輸出第1比較結果的第1電壓比較器列；輸入所述模擬輸入電壓來進行采樣，把該采樣的模擬輸入電壓與所述基準電阻列和開關列中根據所述第1～第(n-1)(n為≥3的整數)電壓比較器列的各比較結果而分別生成的第2～第n參照電壓的各電壓值進行比較，來分別輸出第2～第n比較結果的第2～第n電壓比較器列；把從所述第1～第n電壓比較器列輸出的第1～第n比較結果分別作為輸入，分別輸出第1～第n符號選擇信號的第1～第n符號選擇電路；分別輸出根據從所述第1～第n符號選擇電路輸出的所述第1～第n符號選擇信號而分別選擇的第1～第n二進制代碼的第1～第n編碼電路；對從第1～第n編碼電路輸出的所述第1～第n二進制代碼進行邏輯運算，成為數字值的編碼合成電路；所述第2～第n電壓比較器列分別輸入所述模擬輸入電壓來進行采樣，在任意的期間內輸入給定的初始化電壓而進行保持，把從該給定的初始化電壓遷移到分別按照所述第1～第(n-1)符號選擇信號通過構成所述基準電阻列和開關列的所述多個開關選擇輸出的各電壓值的所述第2～第n參照電壓分別和所述采樣的模擬輸入電壓的電壓值比較。
據此，從保持所述模擬輸入電壓的采樣開始到選擇第2參照電壓的期間，把所述第2參照電壓初始化為所述給定電壓值，能從該給定電壓值遷移到下一參照電壓的電壓值，即使在從保持模擬輸入電壓的采樣期間到下一采樣期間之間模擬輸入電壓大幅度變化時，也能減小所述第2參照電壓的變化量，能提供能實現高速、高精度動作的串并聯型A/D轉換器及其A/D轉換方法。


下面簡要說明附圖。
圖1是表示本發明實施例1的4位串并聯型A/D轉換器的結構的圖。
圖2是表示本發明實施例1的串并聯型A/D轉換器的低位參照電壓初始化電路結構的圖。
圖3是表示本發明實施例1的串并聯型A/D轉換器的控制信號生成電路結構的圖。
圖4是本發明實施例1的串并聯型A/D轉換器的定時圖表。
圖5是表示本發明實施例1的4位的3級串并聯型A/D轉換器的結構的圖。
圖6是表示本發明實施例2的4位串并聯型A/D轉換器的結構的圖。
圖7是表示本發明實施例2的串并聯型A/D轉換器的控制信號生成電路結構的圖。
圖8是本發明實施例2的串并聯型A/D轉換器的定時圖表。
圖9是表示本發明實施例3的4位串并聯型A/D轉換器的結構的圖。
圖10是表示本發明實施例3的串并聯型A/D轉換器的高位符號選擇電路結構的圖。
圖11是本發明實施例3的串并聯型A/D轉換器的定時圖表。
圖12是表示現有4位串并聯型A/D轉換器的結構的圖。
圖13是現有串并聯型A/D轉換器的定時圖表。
下面簡要說明附圖符號。
1—模擬輸入端子；2—參照電壓；3—參照電壓；4—基準電阻；5、52—低位參照電壓選擇開關；6—電壓比較器；7、14—高位符號選擇電路；8、82—低位參照電壓初始化電路；9、9a、21—控制信號生成電路；10—低位參照電壓初始化開關；11—數字輸出端子；12、120—基準電阻列和開關列；13—高位電壓比較器列；15—高位編碼電路；16、162—低位電壓比較器列；17、72—低位符號選擇電路；18、172—低位編碼電路；19—編碼合成電路；20—低位參照電壓輸入開關；22—時鐘端子；23—初始化電壓；24、25—延遲電路；51—中位參照電壓選擇開關；81—中位參照電壓初始化電路；161—中位電壓比較器列；171—中位符號選擇電路；181—中位編碼電路；Vr1c、Vr2c、Vr3c—高位參照電壓；C1C、C2C、C3C—高位電壓比較結果；P0C、P1C、P2C、P3C—高位符號選擇信號；Vr1f、Vr2f、Vr3f—低位參照電壓；Vr1m—中位參照電壓；VR1F、VR2F、VR3F—低位參照電壓初始化電路的輸出；C0F、C1F、C2F—低位符號比較結果；C1M—中位符號比較結果；P0F、P1F、P2F、P3F—低位符號選擇信號；Vin—模擬輸入電壓；s1—模擬輸入信號；s9—低位參照電壓初始化信號；s10、s11、s12、s13—初始化電壓選擇信號；S22—時鐘。
具體實施例方式
下面，說明本發明的串并聯型A/D轉換器的具體實施例。
(實施例1)下面，使用圖1～圖4，說明本實施例1的串并聯型A/D轉換器。
本實施例1設置把基準電阻列和開關列12中選擇的低位參照電壓Vr1f、Vr2f、Vr3f初始化為給定電壓值的低位參照電壓初始化電路，在串并聯型A/D轉換器中，在低位比較期間結束后，在下一低位比較期間開始前的任意期間內，把所述低位參照電壓Vr1f、Vr2f、Vr3f初始化為給定電壓值。
首先，使用圖1，說明本實施例1的串并聯型A/D轉換器的結構。須指出的是，在本實施例1中，串并聯型A/D轉換器與圖12所示現有串并聯型A/D轉換器同樣，以對2位第1二進制代碼(以下，稱作高位代碼)和2位第2二進制代碼(以下，稱作低位代碼)進行邏輯運算，輸出4位數字輸出的情形為例進行說明。圖1是表示本實施例1的4位串并聯型A/D轉換器的結構的圖。
在圖1中，本串并聯型A/D轉換器由以下部分構成連接在參照電壓2、3間的基準電阻列和開關列12；決定高位2位的高位電壓比較器列13(第1電壓比較器列)；根據該高位電壓比較器列13的高位符號比較結果C1C～C3C，輸出高位符號選擇信號P0C～P3C的高位符號選擇電路14(第1符號選擇電路)；根據該高位符號選擇信號，輸出2位的高位二進制代碼的高位編碼電路15(第1編碼電路)；決定低位2位的低位電壓比較器列16(第2電壓比較器列)；根據該低位電壓比較器列16的低位符號比較結果C0F～C2F，輸出低位符號選擇信號P0F～P3F的低位符號選擇電路17(第2符號選擇電路)；根據該低位符號選擇信號，輸出2位的低位二進制代碼的低位編碼電路18(第2編碼電路)；把所述2位的高位二進制代碼和所述2位的低位二進制代碼進行邏輯運算，輸出4位的數字輸出的編碼合成電路19；根據從時鐘端子22輸入的時鐘s22生成各種控制信號的控制信號生成電路9；作為輸入到所述低位電壓比較器列16的低位參照電壓Vr1f、Vr2f、Vr3f，輸出某期間給定的電壓值，初始化該低位參照電壓的低位參照電壓初始化電路8(參照電壓初始化電路)；輸入到該低位參照電壓初始化電路8的初始化電壓Vrc23。
在所述低位參照電壓初始化電路8的輸入端子上連接著從所述控制信號生成電路9輸出表示作為所述低位參照電壓而輸出給定電壓值的期間的低位參照電壓初始化信號s9和初始化電壓Vrc23，另外，通過所述低位參照電壓選擇開關5，連接在把所述基準電阻列和開關列12的所述參照電壓2、3與連接著所述高位電壓比較器列13的各電壓比較器6的分割點d1、d2、d3間的電位差通過所述基準電阻4而16分割為等電位的各點上。而且，所述低位參照電壓初始化電路8的輸出端子連接在構成所述低位電壓比較器列16的各電壓比較器6的一方輸入端子上。
下面，如果使用圖2詳細描述所述低位參照電壓初始化電路8的結構，則所述低位參照電壓初始化電路8如圖2所示，以低位參照電壓初始化開關10S1、10S2、10S3和低位參照電壓輸入開關20S1、20S2、20S3和倒相電路24構成的結構實現，所述低位參照電壓初始化開關10S1、10S2、10S3的一方的端子公共連接在初始化電壓Vrc23上，另一方端子分別連接在低位電壓比較器列16的各電壓比較器6的一方的輸入端子上，另外，所述低位參照電壓輸入開關20S1、20S2、20S3的一方的端子分別連接在來自所述基準電阻列和開關列12的低位參照電壓Vr1f、Vr2f、Vr3f上，另一方的端子分別連接在所述低位電壓比較器列16的各電壓比較器6的一方的輸入端子上。
而且，當所述低位參照電壓初始化信號s9位邏輯電平的高電平狀態時，所述低位參照電壓初始化開關10S1、10S2、10S3為導通狀態，所述低位參照電壓輸入開關20S1、20S2、20S3變為斷開狀態，把初始化電壓Vrc23的電壓值作為低位參照電壓初始化電路8的輸出電壓VR1F、VR2F、VR3F輸出到所述低位電壓比較器列16的各電壓比較器6，而當所述低位參照電壓初始化信號s9位邏輯電平的低電平狀態時，所述低位參照電壓初始化開關10S1、10S2、10S3為斷開狀態，所述低位參照電壓輸入開關20S1、20S2、20S3變為導通狀態，把來自所述基準電阻列和開關列12的各低位參照電壓Vr1f、Vr2f、Vr3f作為低位參照電壓初始化電路8的輸出電壓VR1F、VR2F、VR3F輸出到所述低位電壓比較器列16的各電壓比較器6。
在此，在所述低位參照電壓初始化電路8中，如果把所述低位參照電壓Vr1f、Vr2f、Vr3f初始化的給定電壓值即所述初始化電壓Vrc23的電壓值是參照電壓2和參照電壓3間的電壓值就可以，但是如果是所述參照電壓2、3的中間電壓值就更好。作為其理由，采樣期間結束后，在下一采樣期間之前的期間內，模擬輸入電壓Vin大幅度變化(參照圖4(j))，據此，即使所述低位參照電壓Vr1f、Vr2f、Vr3f的電壓值大幅度變化時(參照圖4(k))，如果所述初始化電壓Vrc23是參照電壓2、3的中間電壓值，則輸入到低位電壓比較器列16的低位參照電壓VR1F、VR2F、VR3F的電壓值從由所述基準電阻列和開關列12輸出的電壓值遷移到初始化電壓Vrc的電壓值、或者從該初始化電壓Vrc的電壓值遷移到從所述基準電阻列和開關列12輸出的電壓值的時間都很短。
而且，如上所述，所述控制信號生成電路9與現有串并聯型A/D轉換器同樣，根據從時鐘端子22輸出的時鐘s22，生成控制該串并聯型A/D轉換器的工作定時的采樣信號、高位比較信號、低位參照電壓決定信號、低位比較信號等各種控制信號，作為輸入到低位電壓比較器列16的位參照電壓VR1F、VR2F、VR3F，輸出給定電壓，還生成表示初始化的期間(初始化期間)的低位參照電壓初始化信號s9。
須指出的是，該低位參照電壓初始化信號s9表示的初始化期間在本串并聯型A/D轉換器中，如果是模擬輸入電壓Vin在高位電壓比較器列13和低位電壓比較器列16的各比較器6中采樣開始到在低位電壓比較器列16中開始低位電壓比較動作的期間的任意期間就可以了，但是，在本實施例1中，所述初始化期間是以模擬輸入電壓Vin輸入到所述高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6中，進行采樣的采樣期間時的情形為例，進行說明。
而且，如果詳細描述初始化期間是采樣期間時的所述控制信號生成電路9的結構，則例如如圖3所示，所述控制信號生成電路9用由第1、第2倒相電路26a、26b、延遲電路25、邏輯積電路27a～27d構成的結構實現，來自時鐘端子22的時鐘s22輸入到第1倒相電路26a中，該第1倒相電路26a輸出所述時鐘s22的倒相信號，延遲電路25接收所述時鐘s22的倒相信號，使該時鐘s22的倒相信號延遲輸出，第2倒相電路26b輸出從所述延遲電路25輸出的信號的倒相信號。然后，邏輯積電路27a～27d接收來自所述時鐘端子22的時鐘s22、來自所述第1倒相電路26a的輸出信號、來自所述延遲電路25的輸出信號、所述第2倒相電路26b的輸出信號并合成，作為采樣信號、低位參照電壓初始化信號s9、高位比較信號、低位參照電壓決定信號、低位比較信號輸出。須指出的是，在本實施例1中，因為初始化期間和采樣期間是相同期間，所以所述采樣信號和所述低位參照電壓初始化信號s9變為相同的信號。
在其他結構中，因為與現有串并聯型A/D轉換器的結構同樣，所以在此省略了說明。
下面，使用圖4說明本實施例1的4位串并聯型A/D轉換器的動作。圖4是表示本實施例1的串并聯型A/D轉換器的定時圖，(a)表示時鐘輸入，(b)表示高位電壓比較器列的狀態，(c)表示低位電壓比較器列的狀態，(d)表示采樣信號，(e)表示高位比較信號，(f)表示低位參照電壓決定信號，(g)表示低位比較信號，(h)表示低位參照電壓初始化信號，(i)表示低位參照電壓的狀態，(j)表示模擬輸入電壓，(k)表示來自低位參照電壓初始化電路的輸出，(l)表示低位電壓比較器列的輸出。須指出的是，在圖1的結構中，來自低位參照電壓初始化電路的輸出和來自低位電壓比較器列的輸出分別有3輸出，但是在圖4中，為了簡化圖，表示了來自低位參照電壓初始化電路的輸出和來自低位電壓比較器列的輸出的各一個輸出。
首先，在采樣期間(t1-t2期間)中，高位電壓比較器列13和低位電壓比較器列16同時連接在模擬輸入端子1上，在來自所述控制信號生成電路9的采樣信號(參照圖4(d))的下降時刻，該高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6保持從模擬輸入端子1輸入的模擬輸入信號s1的相等的模擬輸入電壓Vin。
而且，該采樣期間同時也是低位參照電壓的初始化期間(參照圖4(i))，所以在來自所述控制信號生成電路9的低位參照電壓初始化信號s9(參照圖4(h))的下降時刻，低位參照電壓初始化電路8把來自基準電阻列和開關列12的各低位參照電壓Vr1f、Vr2f、Vr3f初始化為初始化電壓Vrc23的電壓值，作為低位參照電壓初始化電路的輸出VR1F、VR2F、VR3F而輸出(參照圖4(k))。具體而言，在來自所述控制信號生成電路9的低位參照電壓初始化信號s9的上升時刻，所述低位參照電壓初始化電路8的低位參照電壓初始化開關10S1～10S3變為導通狀態，低位參照電壓輸入開關20S1～20S3變為斷開狀態，作為該低位參照電壓初始化電路8的輸出VR1F、VR2F、VR3F，不是來自所述基準電阻列和開關列12的各低位參照電壓Vr1f、Vr2f、Vr3f的電壓值，而輸出初始化電壓Vrc23的電壓值。
接著，在高位比較期間(t2-t3期間)中，所述高位電壓比較器列13的電壓比較器6比較所述采樣期間內保持的模擬輸入電壓Vin和高位參照電壓值Vr1c、Vr2c、Vr3c，在來自所述控制信號生成電路9的高位比較信號(參照圖4(e))的下降時刻，輸出該比較結果的高位電壓比較結果C1C、C2C、C3C。而且，然后，所述高位電壓比較結果C1C、C2C、C3C輸入到高位符號選擇電路14中，變換為高位符號選擇信號P0C、P1C、P2C、P3C，根據該高位符號選擇信號P0C、P1C、P2C、P3C，高位編碼電路15輸出2位的高位二進制代碼。
須指出的是，在該高位比較期間內、所述初始化期間內，保持著所述低位電壓比較器列16的各電壓比較器6中保持的初始化電壓Vrc23的電壓值。(參照圖4(i)(k))接著，在低位參照電壓決定期間(t3-t4期間)中，在來自所述控制信號生成電路9的低位參照電壓決定信號(參照圖4(f))的上升時刻，根據從所述高位符號選擇電路14輸出的高位符號選擇信號P0C～P3C，選擇所述基準電阻列和開關列12內的各低位參照電壓選擇開關5(開關S01～03，S11～13，S21～23，S31～S33)的導通狀態、斷開狀態，切換低位參照電壓Vr1f、Vr2f、Vr3f。如果具體而言，則例如模擬輸入電壓Vin是高位參照電壓的Vr1c和Vr2c之間的電壓值時(Vr1c＞Vin＞Vr2c)，從所述高位電壓比較器列13輸出的高位電壓比較結果C1C、C2C、C3C變為“100”，從所述高位符號選擇電路14輸出的高位符號選擇信號P0C、P1C、P2C、P3C變為“0100”。而且，在接收了該高位符號選擇信號P0C、P1C、P2C、P3C“0100”的基準電阻列和開關列12中，所述低位參照電壓選擇開關5的開關S11～S13為導通狀態，開關S01～03、S21～23、S31～S33為斷開狀態。其結果，作為低位參照電壓Vr1f、Vr2f、Vr3f，輸入了把Vr1c～Vr2c間的電壓通過基準電阻R11～R14四分割為等電位的各電壓值。
然后，在所述低位參照電壓決定期間內，輸入所述低位參照電壓初始化電路8的低位參照電壓初始化信號s9(參照圖4(h))的邏輯電平處于低電平狀態，所以在該低位參照電壓初始化電路8中，低位參照電壓輸入開關20S1～20S3變為導通狀態，低位參照電壓初始化開關10S1～10S2變為斷開狀態，據此，作為來自低位參照電壓初始化電路8的輸出VR1F、VR2F、VR3F，不是初始化電壓Vrc23的電壓值，在所述基準電阻列和開關列12中，如上所述，輸出根據高位符號選擇信號P0C、P1C、P2C、P3C而選擇的低位參照電壓Vr1f、Vr2f、Vr3f。其結果，在低位參照電壓決定期間內，低位參照電壓Vr1f、Vr2f、Vr3f從初始化電壓Vrc23的電壓值遷移到根據所述高位符號選擇信號P0C、P1C、P2C、P3C而選擇的電壓值，該變化量小。
接著，在低位比較期間(t4-t5期間)中，所述低位電壓比較器列16的各電壓比較器6比較從所述基準電阻列和開關列12輸出的低位參照電壓Vr1f、Vr2f、Vr3f的電壓值即來自所述低位參照電壓初始化電路8的輸出VR1F、VR2F、VR3F和所述采樣期間內保持的模擬輸入電壓值Vin。然后，在來自所述控制信號生成電路9的低位比較信號(參照圖4(g))的下降時刻，輸出該比較結果的低位電壓比較結果C0F、C1F、C2F。然后，所述低位電壓比較結果C0F、C1F、C2F輸入到低位符號選擇電路17中，變換為低位符號選擇信號P0F、P1F、P2F、P3F中，低位編碼電路18根據該低位符號選擇信號P0F、P1F、P2F、P3F，輸出2位的低位二進制代碼。
然后，編碼合成電路19對從所述高位編碼電路15輸出的2位所述高位二進制代碼和從所述低位編碼電路18輸出的2位所述低位二進制代碼，從數字輸出端子11輸出4位的數字輸出。
如上所述，根據本實施例1的串并聯型A/D轉換器，設置在任意期間輸出給定的初始化電壓、并把來自基準電阻列和開關列12的低位參照電壓Vr1f、Vr2f、Vr3f初始化的低位參照初始化電路8和初始化電壓Vrc23，在控制信號生成電路9中，生成表示作為該低位參照電壓輸出給定電壓并初始化的期間的低位參照電壓初始化信號s9，在該低位參照電壓初始化信號s9的控制下，在此在所述采樣期間內，作為所述低位參照初始化電路8的輸出，輸出初始化電壓Vrc23的電壓值，此外的期間輸出來自所述基準電阻列和開關列12的低位參照電壓Vr1f、Vr2f、Vr3f，所以從采樣期間到下一采樣期間之間，該模擬輸入電壓Vin大幅度變化，伴隨著此，所述低位參照電壓Vr1f、Vr2f、Vr3f大幅度變化時，在根據來自高位電壓比較器列13的比較其結果，用所述基準電阻列和開關列12選擇低位參照電壓前，把低位參照電壓的電壓值初始化為給定的初始化電壓Vrc23的電壓值，在低位參照電壓的決定期間內，從該初始化電壓Vrc23的電壓值遷移到下一低位參照電壓的電壓值，能減小該低位參照電壓的決定期間內變化的低位參照電壓的變化量，所以雖然象現有那樣是低位比較期間，但是能使低位參照電壓Vr1f、Vr2f、Vr3f穩定，當所述模擬輸入電壓Vin大幅度變化時，也能實現能進行高速、高精度動作的串并聯型A/D轉換器。
須指出的是，在本實施例1中，描述了把高位2位、低位2位進行邏輯運算的4位串并聯型A/D轉換器的結構，但是能任意設定在該串并聯型A/D轉換器中生成的數字輸出的位數，另外，關于該高位位數、低位位數，也能任意設定。
在本實施例1中，把串并聯型A/D轉換器為2級結構，生成2位的高位二進制代碼、2位的低位二進制代碼，把這些高位、低位2位的二進制代碼進行邏輯運算生成4位的數字輸出時的情形為例進行說明，但是串并聯型A/D轉換器可以為n(n≥2的整數)級結構，生成第1～第n二進制代碼，把第1～第n二進制代碼進行邏輯運算，生成數字輸出。而且此時，串并聯型A/D轉換器分別需要n個比較器列、符號選擇電路、編碼電路，在第2～第n比較器列中，在所述采樣期間內，輸入所述初始化電壓Vrc23并保持，比較從該保持的所述初始化電 Vrc23的電壓值遷移到根據第1～第(n-1)比較器列的比較結果而分別決定的電壓值的第2～第n參照電壓和在所述采樣期間內采樣的模擬輸入電壓。
例如，作為多級結構的串并聯型A/D轉換器的一個例子，如圖5所示，以串并聯型A/D轉換器為n＝3的3級結構，通過把2位的第1二進制代碼(以下稱作高位代碼)、1位第2二進制代碼(以下稱作中位代碼)、1位的第3二進制代碼(以下稱作低位代碼)進行邏輯運算，生成4位數字輸出時的情形為例進行說明。
在圖5中，3級別結構的4位串并聯型A/D轉換器由以下部分構成連接在參照電壓2、3間的基準電阻列和開關列120；決定2位高位二進制代碼的高位電壓比較器列13；根據來自高位電壓比較器列13的高位符號比較結果C1C～C3C，輸出高位符號選擇信號P0C、P1C、P2C、P3C的高位符號選擇電路14；根據該高位符號選擇信號，輸出2位的高位二進制代碼的高位編碼電路15；決定1位的中位二進制代碼的中位電壓比較器列161；根據該中位電壓比較器列161的中位符號比較結果C1M，輸出中位符號選擇信號P0M～P1M的中位符號選擇電路171；根據該中位符號選擇信號，輸出1位的中位二進制代碼的中位編碼電路181；決定1位低位二進制代碼的低位電壓比較器列162；根據該低位電壓比較器列162的低位符號比較結果C1F，輸出低位符號選擇信號P0F～P1F的低位符號選擇電路172；根據該低位符號選擇信號，輸出1位的低位二進制代碼的低位編碼電路182；把所述2位的高位二進制代碼、所述1位的中位二進制代碼和1位的低位二進制代碼進行邏輯運算，輸出4位數字輸出的編碼合成電路19；生成各種控制信號的控制信號生成電路9；把輸入到所述中位電壓比較器列161中的中位參照電壓Vr1m初始化為給定電壓值的中位參照電壓初始化電路81；把輸入到所述低位電壓比較器列162的低位參照電壓Vr1f初始化為給定電壓值的低位參照電壓初始化電路82；由輸入到該中位參照電壓初始化電路81和低位參照電壓初始化電路82中的初始化電壓Vrc23。在所述基準電阻列和開關列120內部，設置有把所述參照電壓2、3間的電位16分割為等電位的電阻值相等的電阻R01～R04、R11～R14、R21～R24、R31～R34即電阻4；在16分割為等電位的各位置，通過選擇中位參照電壓的所述高位符號選擇信號控制的開關S01～S03、S11～S13、S21～S23、S31～S33即中位參照電壓選擇開關51；由選擇低位參照電壓的所述中位符號選擇信號控制的開關S101、S102即低位參照電壓選擇開關52。
而且，作為它的動作，在采樣期間內保持模擬輸入電壓Vin，并且在來自所述控制信號生成電路9a的低位參照電壓初始化信號s9的控制下，中位參照電壓初始化電路81、低位參照電壓初始化電路82把來自所述基準電阻列和開關列120的各中位參照電壓Vr1m和低位參照電壓Vr1f初始化為給定的初始化電壓Vrc23的電壓值，作為中位參照電壓初始化電路的輸出VR1M和低位參照電壓初始化電路的輸出VR1F而輸出。然后，所述高位電壓比較器列13的各電壓比較器6比較所述采樣期間內保持的模擬輸入電壓值Vin和高位參照電壓Vr1c、Vr2c、Vr3c，輸出該比較結果的高位電壓比較結果C1C、C2C、C3C。然后，所述高位電壓比較結果C1C、C2C、C3C輸入到高位符號選擇電路14中，變換為高位符號選擇信號P0C、P1C、P2C、P3C，根據該高位符號選擇信號P0C、P1C、P2C、P3C，高位編碼電路15輸出2位的高位二進制代碼。
然后，根據從高位符號選擇電路14輸出的所述高位符號選擇信號P0C、P1C、P2C、P3C，決定所述基準電阻列和開關列120內的各中位參照電壓選擇開關51的導通狀態、斷開狀態，切換中位參照電壓Vr1m。所述中位電壓比較器列161的電壓比較器6比較從所述基準電阻列和開關列120輸出的中位參照電壓Vr1m的電壓值即來自所述中位參照電壓初始化電路81的輸出VR1M和所述采樣期間內保持的模擬輸入電壓值Vin，該比較結果的中位電壓比較結果C1M輸入到中位符號選擇電路171中，變換為中位符號選擇信號P0M、P1M，中位編碼電路181根據該中位符號選擇信號P0M、P1M，輸出1位的中位二進制代碼。根據從所述中位符號選擇電路171輸出的中位符號選擇信號P0M～P1M，決定所述基準電阻列和開關列120內的各低位參照電壓選擇開關52的導通狀態、斷開狀態，切換低位參照電壓Vr1f。然后，所述低位電壓比較器列162的各電壓比較器6比較從所述基準電阻列和開關列120輸出的低位參照電壓Vr1f的電壓值即來自所述低位參照電壓初始化電路82的輸出VR1F和所述采樣期間內保持的模擬輸入電壓值Vin，該比較結果的低位參照電壓比較結果C1F輸入到低位符號選擇電路172中，變換為低位符號選擇信號P0F、P1F，低位編碼電路182根據該低位符號選擇信號P0F、P1F，輸出1位的低位二進制代碼。
在實施例1中，說明了構成低位參照電壓初始化電路8的各開關在輸入的低位參照電壓初始化信號s9為高電平狀態，變為導通狀態下，在低電平狀態，變為斷開狀態，但是這些開關的導通、斷開控制的邏輯電平是任意的。另外，在本實施例1中，如圖2所示，表示了低位參照電壓初始化電路8由倒相電路和開關構成時的情形，但是也能由其他邏輯電路構成，另外，在控制信號生成電路9中，如圖3所示，表示了由倒相電路、延遲電路、邏輯積電路構成時的情形，但是也能由其他邏輯電路構成。
(實施例2)下面，參照圖6～圖8，說明本實施例2的串并聯型A/D轉換器。
在所述實施例1中，說明在串并聯型A/D轉換器中設置把低位參照電壓初始化的初始化電壓Vrc23，通過該初始化電壓Vrc23的電壓值，在低位參照電壓初始化電路8中初始化低位參照電壓時的情形，但是在實施例2中，采用把來自基準電阻列和開關列12的輸出連接在低位參照電壓初始化電路8上的結構，用來自該基準電阻列和開關列12的輸出，在從采樣期間開始到低位期間開始之間的任意期間內，在低位參照電壓初始化電路8中初始化所述低位參照電壓Vr1f、Vr2f、Vr3f。
首先，使用圖6，說明本實施例2的4位串并聯型A/D轉換器的結構。
在本實施例2的串并聯型A/D轉換器中，代替所述實施例1中描述的連接在圖1所示低位參照電壓初始化電路8的輸入端子上的初始化電壓Vrc23把基準電阻列和開關列12的參照電壓2～3間的電位差2分割為等電位的位置的分割點d2連接在所述低位參照電壓初始化電路8的輸入端子上，在來自所述控制信號生成電路9a的低位參照電壓初始化信號s9的控制下，把低位參照電壓Vr1f、Vr2f、Vr3f初始化為該分割點d2的電壓值Vr2c。
須指出的是，所述低位參照電壓初始化電路8的詳細結構與在所述實施例1中使用圖2說明的結構同樣，但是，低位參照電壓初始化開關10S1～10S3的一方端子公共連接在所述基準電阻列和開關列12的分割點d2上。
而且，在本實施例2中，把所述低位參照電壓初始化開關10S1～10S3的一方端子連接在所述基準電阻列和開關列12的分割點d2上時的情形作為一例進行說明，但是如所述實施例1所述，初始化所述低位參照電壓Vr1f、Vr2f、Vr3f的給定電壓值如果是在參照電壓2和參照電壓3之間的電壓值就可以，但是所述低位參照電壓初始化開關10S1～10S3的一方端子也可以連接在所述基準電阻列和開關列12的任意分割點d1～d3上。但是，如所述實施例1中已經說明的那樣，作為初始化所述低位參照電壓Vr1f、Vr2f、Vr3f的給定電壓值，希望是所述參照電壓2、3的中間電壓值，所以在圖6的結構中，把2分割參照電壓2、3的電位差的位置的所述基準電阻列和開關列12的分割點d2連接在低位參照電壓初始化電路8的輸入端子上更好，另外，也可以是連接分割點d3的結構。
然后，控制信號生成電路9a與所述實施例1同樣，根據從時鐘端子22輸入的時鐘s22，生成控制該串并聯型A/D轉換器的動作定時的采樣信號、高位比較信號、低位參照電壓決定信號、低位比較信號、低位參照電壓初始化信號s9的各種控制信號。
須指出的是，所述低位參照電壓初始化信號s9表示的初始化期間如所述實施例1所述，可以是在本串并聯型A/D轉換器中，在高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6中，模擬輸入電壓Vin開始采樣，到低位電壓比較器列16中低位電壓比較動作開始的期間的任意期間，但是在本實施例2中，以所述初始化期間是在高位電壓比較器列13的各電壓比較器6中，比較所述模擬輸入電壓值Vin和高位參照電壓Vr1c、Vr2c、Vr3c的高位比較期間時為例，進行說明。
而且，如上所述，如果詳細描述初始化期間是所述高位比較期間時的所述控制信號生成電路9a的結構，則例如如圖7所示，所述控制信號生成電路9a由第1、第2倒相電路26a、26b、延遲電路25、邏輯積電路27a～27d構成的結構實現，來自時鐘端子22的時鐘s22輸入到第1倒相電路26a中，該第1倒相電路26a輸出所述時鐘s22的倒相信號，延遲電路25接收所述時鐘s22的倒相信號，使該時鐘s22的倒相信號延遲輸出，第2倒相電路26b輸出從所述延遲電路25輸出的信號的倒相信號。然后，邏輯積電路27a～27d接收來自所述時鐘端子22的時鐘s22、來自所述第1倒相電路26a的輸出信號、來自所述延遲電路25的輸出信號、所述第2倒相電路26b的輸出信號，并合成，作為采樣信號、低位參照電壓初始化信號s9、高位比較信號、低位參照電壓決定信號、低位比較信號輸出。須指出的是，在本實施例2中，因為初始化期間和高位比較期間是相同期間，所以所述高位比較信號和所述低位參照電壓初始化信號s9變為相同的信號。
其他結構與所述實施例1描述的圖1所示串并聯型A/D轉換器同樣，所以在此生成了說明。
下面，參照圖8，說明實施例2的4位串并聯型A/D轉換器的動作。圖8是表示本實施例2的串并聯型A/D轉換器的動作的定時圖，(a)表示時鐘輸入，(b)表示高位電壓比較器列的狀態，(c)表示低位電壓比較器列的狀態，(d)表示采樣信號，(e)表示高位比較信號，(f)表示低位參照電壓決定信號，(g)表示低位比較信號，(h)表示低位參照電壓初始化信號，(i)表示低位參照電壓的狀態，(j)表示模擬輸入電壓，(k)表示來自低位參照電壓初始化電路的輸出，(l)表示低位電壓比較器列的輸出。
首先，在采樣期間(t1-t2期間)中，高位電壓比較器列13和低位電壓比較器列16同時連接在模擬輸入端子1上，在來自所述控制信號生成電路9的采樣信號(參照圖8(d))的下降時刻，該高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6保持從模擬輸入端子1輸入的模擬輸入信號s1的相等的模擬輸入電壓Vin。
接著，在高位比較期間(t2-t3期間)中，所述高位電壓比較器列13的各電壓比較器6比較所述采樣期間內保持的模擬輸入電壓Vin和高位參照電壓值Vr1c、Vr2c、Vr3c的電壓值，在來自所述控制信號生成電路9的高位比較信號(參照圖8(e))的下降時刻，輸出該比較結果的高位電壓比較結果C1C、C2C、C3C。
而且，該高位比較期間同時是初始化期間(參照圖8(i))，所以在來自所述控制信號生成電路9a的低位參照電壓初始化信號s9(參照圖8(h))的下降時刻，低位參照電壓初始化電路8把來自所述基準電阻列和開關列12的各低位參照電壓Vr1f、Vr2f、Vr3f初始化為基準電阻列和開關列12的分割點d2的電壓值Vr2c，作為低位參照電壓初始化電路的輸出VR1F、VR2F、VR3F輸出(參照圖8(k))。具體而言，在來自所述控制信號生成電路9a的低位參照電壓初始化信號s9的上升時刻，所述低位參照電壓初始化電路8的低位參照電壓初始化開關10S1～10S2變為導通狀態，低位參照電壓輸入開關20S1～20S2變為斷開狀態，作為該低位參照電壓初始化電路8的輸出VR1F、VR2F、VR3F，不是來自所述基準電阻列和開關列12的各低位參照電壓Vr1f、Vr2f、Vr3f，而是輸出該基準電阻列和開關列12的分割點d2的電壓值Vr2c。而且，然后，所述高位電壓比較結果C1C、C2C、C3C輸入到高位符號選擇電路14中，變換為高位符號選擇信號P0C、P1C、P2C、P3C，根據該高位符號選擇信號P0C、P1C、P2C、P3C，高位編碼電路15輸出2位的高位二進制代碼。
接著，在低位參照電壓決定期間(t3-t4間)中，在來自所述控制信號生成電路9a的低位參照電壓決定信號(參照圖4(f))的上升時刻，根據從所述高位符號選擇電路14輸出的高位符號選擇信號P0C、P1C、P2C、P3C，選擇所述基準電阻列和開關列12內的各低位參照電壓選擇開關5的導通狀態、斷開狀態，切換低位參照電壓值Vr1f、Vr2f、Vr3f。如果具體而言，則當模擬輸入電壓Vin是高位參照電壓的Vr2c和Vr3c間的電壓值時(Vr2c＞Vin＞Vr3c)時，從所述高位電壓比較器列13輸出的高位電壓比較結果C1C、C2C、C3C變為“010”，從所述高位符號選擇電路14輸出的高位符號選擇信號P0C、P1C、P2C、P3C變為“0010”。然后，在接收了該高位符號選擇信號P0C、P1C、P2C、P3C“0010”的基準電阻列和開關列12中，所述低位參照電壓選擇開關5的開關S21～S23變為導通狀態，開關S01～03、S11～13、S31～33為斷開狀態。其結果，作為低位參照電壓Vr1f、Vr2f、Vr3f，輸入把Vr2c和Vr3c間的電壓由基準電阻R21～R24四分割為等電位的各電壓值。
然后，在低位參照電壓決定期間內，在低位參照電壓初始化電路8中，因為低位參照電壓初始化信號s9(參照圖8(h))的邏輯電平是低電平狀態，所以低位參照電壓輸入開關20S1～20S3為導通狀態，低位參照電壓初始化開關10S1～10S2變為斷開狀態，據此，作為來自低位參照電壓初始化電路8的輸出VR1F、VR2F、VR3F，不是所述基準電阻列和開關列12的分割點d2的電壓值Vr2c，在所述基準電阻列和開關列12中，如上所述，輸出根據高位符號選擇信號P0C、P1C、P2C、P3C選擇的低位參照電壓Vr1f、Vr2f、Vr3f。其結果，在低位參照電壓決定期間內，低位參照電壓Vr1f、Vr2f、Vr3f從所述基準電阻列和開關列12的分割點d2的電壓值Vr2c遷移到由所述高位符號選擇信號P0C、P1C、P2C、P3C選擇的電壓值，該變化量小。
低位比較期間(t4-t5期間)中的動作與所述實施例1同樣，所述低位電壓比較器列16的各電壓比較器6比較從所述基準電阻列和開關列12輸出的低位參照電壓Vr1f、Vr2f、Vr3f的電壓值即來自所述低位參照電壓初始化電路8的輸出VR1F、VR2F、VR3F和所述采樣期間內保持的模擬輸入電壓Vin的電壓值，在來自所述控制信號生成電路9的低位比較信號的下降時刻，輸出該比較結果的低位電壓比較結果C0F、C1F、C2F。然后，所述低位電壓比較結果C0F、C1F、C2F輸入低位符號選擇電路17中，變換為低位符號選擇信號P0F、P1F、P2F、P3F，低位編碼電路18根據該低位符號選擇信號P0F、P1F、P2F、P3F，輸出2位的低位二進制代碼。
然后，在編碼合成電路19中，對從所述高位編碼電路15輸出的2位所述二進制代碼、從所述低位編碼電路18輸出的2位所述低位二進制代碼進行邏輯運算，從數字輸出端子11輸出4低的數字輸出。
如上所述，根據本實施例2的串并聯型A/D轉換器，在任意期間，輸出給定的初始化電壓、把來自基準電阻列和開關列12的低位參照電壓Vr1f、Vr2f、Vr3f初始化的低位參照初始化電路8中，連接所述基準電阻列和開關列12的分割點d2，在控制信號生成電路9中生成的低位參照電壓初始化信號s9的控制下，在此在所述高位比較期間內，作為所述低位參照電壓初始化電路8的輸出，輸出分割點d2的電壓值Vr2c，其他的期間輸出來自所述基準電阻列和開關列12的低位參照電壓Vr1f、Vr2f、Vr3f，所以沒必要在該串并聯型A/D轉換器中設置初始化電壓Vrc23，在所述實施例1的效果的基礎上，還能使該串并聯型A/D轉換器的結構變得簡單。
另外，根據本實施例2，不是在采樣期間內，而是在高位比較期間內進行低位參照電壓Vr1f、Vr2f、Vr3f的初始化，所以在高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6中保持所述模擬輸入電壓Vin時，所述低位參照電壓的電壓值不變動(參照圖8(h))，所以不受該低位參照電壓的變動引起的噪聲的影響，具有能進行穩定的采樣動作的效果。
須指出的是，在本實施例2中，描述了把高位2位、低位2位進行邏輯運算的4位串并聯型A/D轉換器的結構，但是能任意設定在該串并聯型A/D轉換器中生成的數字輸出的位數，另外，關于該高位位數、低位位數，也能任意設定。
在實施例2中，串并聯型A/D轉換器為2級，通過對高位2位、低位2位進行邏輯運算生成了4位數字輸出，但是沒必要是2級，如所述實施例1中描述的那樣，能采用n(n≥2的整數)級結構。而且，當為n級結構時，串并聯型A/D轉換器中，比較器列、符號選擇電路、編碼電路分為有必要為n個，在第2～第n比較器列中，在所述第1～第(n-1)比較器列的比較期間內，輸入基準電阻列和開關列12的分割點d2的電壓值Vr2c并保持，比較從該保持的初始化電壓的電壓值遷移到根據第1～第(n-1)比較器列的比較結果而分別決定的電壓值的第2～第n參照電壓和在所述采樣期間內采樣的模擬輸入電壓。
另外，在本實施例2中，說明了構成低位參照電壓初始化電路8的各開關在輸入的低位參照電壓初始化信號s9的邏輯電平為高電平狀態，變為導通狀態下，在低電平狀態，變為斷開狀態，但是這些開關的導通、斷開控制的邏輯電平是任意的。
另外，在本實施例2中，如圖7所示，表示了控制信號生成電路9a由倒相電路和邏輯積構成時的情形，但是也能由其他邏輯電路構成。
在本實施例2中，說明了在高位比較期間內，把所述低位參照電壓Vr1f、Vr2f、Vr3f初始化為所述基準電阻列和開關列12的分割點d2的電壓值Vr2c時的情形，但是本實施例2的串并聯型A/D轉換器的控制信號生成電路可以具有所述實施例1所示的控制信號生成電路9的結構，象所述實施例1中使用圖4說明的那樣，可以在初始化期間內初始化，相反，所述所述實施例1所示的串并聯型A/D轉換器控制信號生成電路9可以具有本實施例2所示的控制信號生成電路9a的結構，象本實施例2中使用圖8說明的那樣，可以在高位比較期間內，把所述低位參照電壓Vr1f、Vr2f、Vr3f初始化為初始化電壓Vrc23的電壓值。
(實施例3)下面，參照圖9～圖11，說明本實施例3的串并聯型A/D轉換器。
在所述實施例中，設置把從所述基準電阻列和開關列12輸出的低位參照電壓初始化的低位參照電壓初始化電路，但是在本實施例3中，通過在任意期間，輸出把所述基準電阻列和開關列12的各低位參照電壓選擇開關5的導通、斷開狀態固定在給定狀態的初始化電壓選擇信號，把所述低位參照電壓初始化為給定電壓值。
首先，使用圖9說明本實施例3的4位串并聯型A/D轉換器的結構。
在本實施例3的串并聯型A/D轉換器中，不設置所述實施例中描述的低位參照電壓初始化電路8，代替所述高位符號選擇電路14，設置在根據來自高位電壓比較器列13的高位符號比較結果C1C～C3C輸出高位符號選擇信號P0C～P3C的同時，根據來自所述控制信號生成電路9的低位參照電壓初始化信號s9，某期間輸出使所述基準電阻列和開關列12的各低位參照電壓選擇開關5的導通、斷開狀態為給定狀態的值，此外的期間與基于高位符號比較結果C1C～C3C的高位符號選擇信號P0C～P3C輸出同樣的值的初始化電壓選擇信號s10～s13的高位符號選擇電路7，通過使基準電阻列和開關列12的各低位參照電壓選擇開關5的導通、斷開狀態在任意期間為給定狀態，初始化所述低位參照電壓的電壓值。
下面，如果使用圖10詳細描述所述高位符號選擇電路7的結構，則所述高位符號選擇電路7如圖10所示，由倒相電路、“異或”電路、“或”電路、“與”電路等構成的結構實現，所述“異或”電路的輸入端連接在來自高位電壓比較器列13的高位符號比較結果C1C、C2C、C3C上，所述“或”電路和“與”電路的一方的端子連接在該各“異或”電路的輸出端子上，另一方的端子連接在來自控制信號生成電路9的低位參照電壓初始化信號s9上，或者連接在通過倒相電路的所述低位參照電壓初始化信號s9上。
而且，在具有這樣的結構的高位符號選擇電路7中，當初始化期間內，即所述低位參照電壓初始化信號s9為邏輯電平的高電平狀態時，向高位編碼電路15輸出所述高位符號選擇信號P0C～P3C，并且向基準電阻列和開關列12輸出把所述低位參照電壓選擇開關5的導通、斷開設為給定狀態的特定的初始化電壓選擇信號s10～s13。而且，在此，例如，如果把其給定的狀態設為所述初始化電壓選擇信號s12為高電平，s10、s11、s13為低電平，則據此，在初始化期間內，所述基準電阻列和開關列12的各低位參照電壓選擇開關5的開關S21～S23為導通狀態，開關S01～S03、S11～S13、S31～S33固定在斷開狀態，低位參照電壓Vr1f、Vr2f、Vr3f的電壓值為把Vr2c～Vr3c間的電壓通過基準電壓R21～R24四分割為等電位的各電壓值，而所述初始化期間以外，即所述低位參照電壓初始化信號s9為邏輯電平的低電平狀態時，向所述基準電阻列和開關列12以及高位編碼電路15中輸出與高位符號選擇信號P0C～P3C相等的值，據此，根據高位符號選擇信號P0C～P3C，選擇了所述基準電阻列和開關列12的低位參照電壓選擇開關5的導通、斷開狀態，輸出基于該高位符號選擇信號的低位參照電壓Vr1f、Vr2f、Vr3f。
另外，所述控制信號生成電路9與所述實施例中說明的同樣，根據從時鐘端子22輸出的時鐘s22，生成控制該串并聯型A/D轉換器的工作定時的采樣信號、高位比較信號、低位參照電壓決定信號、低位比較信號、以及表示作為低位參照電壓輸出給定電壓并初始化的期間的低位參照電壓初始化信號s9，該低位參照電壓初始化信號s9表示的初始化期間如所述實施例中說明的那樣，在本串并聯型A/D轉換器中，可以是在高位電壓比較器列13和低位電壓比較器列16的各比較器6中采樣開始到在低位電壓比較器列16中開始低位電壓比較動作的期間的任意期間。須指出的是，在本實施例3中，所述控制信號生成電路9具有所述實施例1中說明的圖3的結構，在所述高位電壓比較器列13和低位電壓比較器列16的各比較器6中保持模擬輸入電壓Vin的采樣期間內，初始化所述低位參照電壓Vr1f、Vr2f、Vr3f。
下面，使用圖11，說明本發明實施例3的4位串并聯型A/D轉換器的動作。圖11是表示本實施例3的串并聯型A/D轉換器的動作的定時圖，(a)表示時鐘輸入，(b)表示高位電壓比較器列的狀態，(c)表示低位電壓比較器列的狀態，(d)表示采樣信號，(e)表示高位比較信號，(f)表示低位參照電壓決定信號，(g)表示低位比較信號，(h)表示低位參照電壓初始化信號，(i)表示低位參照電壓的狀態，(j)表示模擬輸入電壓，(k)表低位參照電壓，(l)表示低位電壓比較器列的輸出。
首先，在采樣期間(t1-t2期間)中，高位電壓比較器列13和低位電壓比較器列16同時連接在模擬輸入端子1上，在來自所述控制信號生成電路9的采樣信號(參照圖11(d))的下降時刻，該高位電壓比較器列13和低位電壓比較器列16的各電壓比較器6保持從模擬輸入端子1輸入的模擬輸入信號s1的相等的模擬輸入電壓Vin。
而且，該采樣期間同時也是低位參照電壓的初始化期間(參照圖11(i))，所以在來自所述控制信號生成電路9的低位參照電壓初始化信號s9(參照圖11(h))的下降時刻，所述高位符號選擇電路7向所述基準電阻列和開關列12輸出預先決定的初始化電壓選擇信號s10～s13。例如，在初始化期間內，如果把初始化電壓選擇信號s12的邏輯電平固定為高電平狀態，把初始化電壓選擇信號s10、s11、s13固定為低電平狀態，則據此，所述基準電阻列和開關列12的各低位參照電壓選擇開關5的開關S21～S23為導通狀態，開關S01～S03、S11～S13、S31～S33固定在斷開狀態，輸出來自所述基準電阻列和開關列12的各低位參照電壓Vr1f、Vr2f、Vr3f(圖11(k))。
接著，在高位比較期間(t2-t3期間)中，所述高位電壓比較器列13的各電壓比較器6比較所述采樣期間內保持的模擬輸入電壓Vin和高位參照電壓值Vr1c、Vr2c、Vr3c，在來自所述控制信號生成電路9的高位比較信號(參照圖11(e))的下降時刻，輸出該比較結果的高位電壓比較結果C1C、C2C、C3C。須指出的是，該期間內，所述采樣期間內初始化的低位參照電壓保持在所述低位電壓比較器列16的各電壓比較器6中(參照圖11(h))。而且，然后，所述高位電壓比較結果C1C、C2C、C3C輸入到高位符號選擇電路7中，變換為高位符號選擇信號P0C、P1C、P2C、P3C，根據該高位符號選擇信號P0C、P1C、P2C、P3C，高位編碼電路15輸出2位的高位二進制代碼。
須指出的是，在該高位比較期間內、所述初始化期間(采樣期間)中，保持著輸入到所述低位電壓比較器列16的各電壓比較器6中的給定電壓值。(參照圖11(i)(k))接著，在低位參照電壓決定期間(t3-t4期間)中，來自所述控制信號生成電路9的低位參照電壓初始化信號s9變為邏輯電平的低電平狀態，在該低位參照電壓決定信號s9的上升時刻，從所述基準電阻列和開關列12內的各低位參照電壓選擇開關5的開關S21～S23為導通狀態，開關S01～03、S11～13，S31～S33為斷開狀態，根據從所述高位符號選擇電路7輸出的與高位符號選擇信號P0C～P3C等值的初始化電壓選擇信號s10～s13，決定所述基準電阻列和開關列12內的各低位參照電壓選擇開關5的導通、斷開狀態，切換低位參照電壓Vr1f、Vr2f、Vr3f。如果具體而言，例如當模擬輸入電壓Vin是高位參照電壓的Vr3c和參照電壓3之間的電壓值時(Vr3c＞Vin＞Vrb)，從所述高位電壓比較器列13輸出的高位電壓比較結果C1C、C2C、C3C變為“001”，從所述高位符號選擇電路7輸出的與高位符號選擇信號P0C～P3C等值的初始化電壓選擇信號s10、s11、s12、s13變為“0001”。而且，在接收了所述高位符號選擇信號P0C、P1C、P2C、P3C“0001”的基準電阻列和開關列12的所述低位參照電壓選擇開關5中，開關S31～S33為導通狀態，開關S01～03、S11～S13、S21～S23為斷開狀態。其結果，在低位電壓比較器列16的各電壓比較器6中輸入把Vr3c～Vrb間的電壓由基準電阻R31～R34四分割為等電位的各電壓值即低位參照電壓Vr1f、Vr2f、Vr3f。其結果，在低位參照電壓決定期間內，低位參照電壓Vr1f、Vr2f、Vr3f從通過初始化電壓選擇信號s10～s13選擇的給定電壓值遷移到通過所述高位符號選擇信號P0C、P1C、P2C、P3C選擇的電壓值，該變化量小。
接著，低位比較期間(t4-t5期間)中，所述低位電壓比較器列16的各電壓比較器6比較從所述基準電阻列和開關列12輸出的低位參照電壓Vr1f、Vr2f、Vr3f的電壓值和所述采樣期間內保持的模擬輸入電壓值Vin。然后，在來自所述控制信號生成電路9的低位比較信號的下降時刻，輸出該比較結果的低位電壓比較結果C0F、C1F、C2F。然后，所述低位電壓比較結果C0F、C1F、C2F輸入到低位符號選擇電路17中，變換為低位符號選擇信號P0F、P1F、P2F、P3F中，低位編碼電路18根據該低位符號選擇信號P0F、P1F、P2F、P3F，輸出2位的低位二進制代碼。
然后，編碼合成電路19對從所述高位編碼電路15輸出的2位所述高位二進制代碼和從所述低位編碼電路18輸出的2位所述低位二進制代碼，從數字輸出端子11輸出4位的數字輸出。
如上所述，根據本實施例3的串并聯型A/D轉換器，在高位符號選擇電路7中，在控制信號生成電路9中生成的低位參照電壓初始化信號s9的控制下，在初始化期間內，對于高位編碼電路15輸出高位符號選擇信號P0C～P3C，并且對于基準電阻列和開關列12輸出拔各低位參照電壓選擇開關5的導通、斷開狀態固定為給定狀態的初始化電壓選擇信號s10～s13，此外的期間內，對高位編碼電路15和開關列12輸出高位符號選擇信號P0C～P3C，所以在從以前的采樣期間到下一采樣期間內，即使該模擬輸入電壓Vin大幅度變化，伴隨著此，所述低位參照電壓Vr1f、Vr2f、Vr3f大幅度變化時，在根據來自高位電壓比較器列13的比較其結果，用所述基準電阻列和開關列12選擇低位參照電壓前，把低位參照電壓的電壓值通過初始化電壓選擇信號s10～s13初始化為給定電壓值，在低位參照電壓的決定期間內，從該給定電壓值遷移到下一低位參照電壓的電壓值，能減小該低位參照電壓的決定期間內變化的低位參照電壓的變化量，所以雖然象現有那樣是低位比較期間，但是能使低位參照電壓Vr1f、Vr2f、Vr3f穩定，當所述模擬輸入電壓Vin大幅度變化時，也能實現能進行高速、高精度動作的串并聯型A/D轉換器。
另外，在本實施例3中，不是用初始化低位參照電壓的低位參照電壓初始化電路，就能進行低位參照電壓的初始化，所以能進一步簡化串并聯型A/D轉換器的結構。
須指出的是，在本實施例3中，描述了把高位2位、低位2位進行邏輯運算的4位串并聯型A/D轉換器的結構，但是能任意設定在該串并聯型A/D轉換器中生成的數字輸出的位數，另外，關于該高位位數、低位位數，也能任意設定。
在本實施例1中，把串并聯型A/D轉換器為2級結構，高位2位、低位2位進行邏輯運算，生成4位數字輸出，但是沒必要是2級，可以是任意的多級結構。
另外，在本實施例3中，如圖10所示，表示了高位符號選擇電路7由“異或”電路、“或”電路、“與”電路等構成時的情形，但是也能由其他邏輯電路構成。
在本實施例3中，說明了控制信號生成電路9具有圖3所示的結構，初始化期間是采樣期間時的情形，但是當控制信號生成電路具有圖7所示的結構，即使初始化期間是高位比較期間，也能取得同樣的效果。另外，低位參照電壓初始化信號S9的邏輯電平為高電平的狀態下，初始化了低位參照電壓，但是低位參照電壓初始化信號s9的邏輯電平是任意的。
如上所述，根據本發明的串并聯型A/D轉換器的A/D轉換方法，串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，比較根據該比較結果而決定的第2參照電壓和所述模擬輸入電壓來生成第2二進制代碼，對該生成的第1、第2二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣，并且把以前的第2參照電壓初始化為給定的初始化電壓的采樣和初始化步驟；比較在該采樣和初始化步驟中采樣的模擬輸入電壓和所述第1參照電壓的電壓值的、用于生成所述第1二進制代碼的第1電壓比較步驟；比較從所述給定的初始化電壓的電壓值遷移到根據所述第1電壓比較步驟的比較結果而決定的電壓值的第2參照電壓和在所述采樣和初始化步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第2二進制代碼的第2電壓比較步驟。因此，在所述模擬輸入電壓的采樣期間內，使以前的第2參照電壓初始化為給定的初始化電壓值，在所述第2電壓比較步驟中，在根據比較所述第1參照電壓和所述采樣的模擬輸入電壓的比較其結果，取得第2參照電壓時，能從所述給定的初始化電壓的電壓值遷移到根據該比較結果決定的電壓值，其結果，在把所述模擬輸入電壓采樣后到對該下一模擬輸入電壓采樣之間，即使該模擬輸入電壓的電壓值大幅度變動時，也能減小所述第2電壓比較步驟中遷移的所述第2參照電壓的變化量，能以高速、高精度進行A/D轉換。
另外，根據本發明的串并聯型A/D轉換器的A/D轉換方法，串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，比較根據該比較結果而決定的第2參照電壓和所述模擬輸入電壓來生成第2二進制代碼，對該生成的第1、第2二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣的采樣步驟；比較在該采樣步驟中采樣的模擬輸入電壓和第1參照電壓的電壓值，并且把以前的第2參照電壓初始化為給定的初始化電壓的、用于生成所述第1二進制代碼的第1電壓比較和初始化步驟；比較從所述給定的初始化電壓的電壓值遷移到根據所述第1電壓比較和初始化步驟的比較結果而決定的電壓值的第2參照電壓和在所述采樣步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第2二進制代碼的第2電壓比較步驟。因此，在比較所述所述第1參照電壓和所述采樣的模擬輸入電壓的電壓值的期間內，使以前的第2參照電壓初始化為給定的初始化電壓，在所述第2電壓比較步驟中，根據比較所述第1參照電壓和所述采樣的模擬輸入電壓的電壓值的比較其結果，取得第2參照電壓時，能從所述給定的初始化電壓的電壓值遷移到根據該比較結果決定的第2參照電壓，其結果，在把所述模擬輸入電壓采樣后到對該下一模擬輸入電壓采樣之間，即使該模擬輸入電壓的電壓值大幅度變動時，也能減小所述第2電壓比較步驟中遷移的所述第2參照電壓的變化量，能以高速、高精度進行A/D轉換。在比較所述第1參照電壓和所述采樣的模擬輸入電壓的電壓值的期間內，使以前的第2參照電壓初始化為給定的初始化電壓，所以在對所述模擬輸入電壓采樣時，保持所述第2參照電壓的電壓值，不變動，所以不受該第2參照電壓的變動引起的噪聲的影響，能進行穩定的采樣動作。
另外，根據本發明的串并聯型A/D轉換器的A/D轉換方法，串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，重復進行比較根據該比較結果而決定的參照電壓和所述模擬輸入電壓而生成二進制代碼的步驟來生成第2～第n(n為≥3的整數)的二進制代碼，并對該生成的第1～第n二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣，并且把以前的第2～第n參照電壓初始化為給定的初始化電壓的采樣和初始化步驟；比較在所述采樣和初始化步驟中采樣的模擬輸入電壓和第m(1≤m＜n；m是整數)參照電壓的電壓值的、用于生成所述第m二進制代碼的第m電壓比較步驟、比較從所述給定的初始化電壓的電壓值遷移到根據所述第m電壓比較步驟的比較結果而決定的電壓值的第(m+1)參照電壓和在所述采樣和初始化步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第(m+1)二進制代碼的第(m+1)電壓比較步驟，從m＝1到m＝n-1重復進行的步驟。因此，在所述模擬輸入電壓的采樣期間內，使以前的第(m+1)參照電壓初始化為給定的初始化電壓值，在所述第(m+1)的電壓比較步驟中，根據比較所述第m參照電壓和所述采樣的模擬輸入電壓的電壓值的比較其結果，取得第(m+1)參照電壓時，能從所述給定的初始化電壓的電壓值遷移到根據該比較結果決定的電壓值，其結果，在把所述模擬輸入電壓采樣后到對該下一模擬輸入電壓采樣之間，即使該模擬輸入電壓的電壓值大幅度變動時，也能減小所述第(m+1)電壓比較步驟中遷移的所述第(m+1)參照電壓的變化量，能以高速、高精度進行A/D轉換。
另外，根據本發明的串并聯型A/D轉換器的A/D轉換方法，串并聯型A/D轉換器的A/D轉換方法比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，重復進行比較根據該比較結果而決定的參照電壓和所述模擬輸入電壓而生成二進制代碼的步驟來生成第2～第n(n為≥3的整數)的二進制代碼，并對該生成的第1～第n二進制代碼進行邏輯運算來生成數字值，包括輸入所述模擬輸入電壓來進行采樣的采樣步驟；把在所述采樣步驟中采樣的模擬輸入電壓和第m(1≤m＜n；m是整數)參照電壓的電壓值比較并且把以前的第(m+1)參照電壓初始化為給定的初始化電壓的用于生成所述第m二進制代碼的第m電壓比較和初始化步驟、比較從所述給定的初始化電壓的電壓值遷移到根據所述第m電壓比較和初始化步驟的比較結果而決定的電壓值的第(m+1)參照電壓和在所述采樣步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第(m+1)二進制代碼的第(m+1)電壓比較步驟，從m＝1到m＝n-1重復進行的步驟。因此，在比較所述第m參照電壓和所述采樣的模擬輸入電壓的電壓值的期間內，使以前的第(m+1)參照電壓初始化為給定的初始化電壓，在所述第(m+1)的電壓比較步驟中，根據比較所述第m參照電壓和所述采樣的模擬輸入電壓的電壓值的比較其結果，取得第(m+1)參照電壓時，能從所述給定的初始化電壓的電壓值遷移到根據該比較結果決定的電壓值，其結果，在把所述模擬輸入電壓采樣后到對該下一模擬輸入電壓采樣之間，即使該模擬輸入電壓的電壓值大幅度變動時，也能減小所述第(m+1)電壓比較步驟中遷移的所述第(m+1)參照電壓的變化量，能以高速、高精度進行A/D轉換。在比較所述第m參照電壓和所述采樣的模擬輸入電壓的電壓值的期間內，使以前的第(m+1)參照電壓初始化為給定的初始化電壓，所以在對所述模擬輸入電壓采樣時，保持所述第(m+1)參照電壓的電壓值，不變動，所以不受該第(m+1)參照電壓的變動引起的噪聲的影響，能進行穩定的采樣動作。
接著，根據本發明的串并聯型A/D轉換器包括由多個電阻串聯連接的電阻列、連接在該電阻列的多個連接點上并且選擇與隨著時間的經過而任意變動的模擬輸入電壓比較的參照電壓而輸出的多個開關構成的基準電阻列和開關列；輸入所述模擬輸入電壓來進行采樣，把采樣的模擬輸入電壓和由所述基準電阻列和開關列輸出的第1參照電壓比較，輸出第1比較結果的第1電壓比較器列；把從所述第1電壓比較器列的輸出的所述第1比較結果作為輸入，輸出第1符號選擇信號的第1符號選擇電路；輸出根據從所述第1符號選擇電路輸出的所述第1符號選擇信號而選擇的第1二進制代碼的第1編碼電路；輸入所述模擬輸入電壓來進行采樣，把該采樣的模擬輸入電壓與按照所述第1符號選擇信號而通過構成所述基準電阻列和開關列的所述多個開關選擇輸出的第2參照電壓的電壓值比較，輸出第2比較結果的第2電壓比較器列；把從所述第2電壓比較器列的輸出的所述第2比較結果作為輸入，輸出第2符號選擇信號的第2符號選擇電路；輸出根據從所述第2符號選擇電路輸出的所述第2符號選擇信號而選擇的第2二進制代碼的第2編碼電路；把所述第1二進制代碼和所述第2二進制代碼進行邏輯運算，成為數字值的編碼合成電路；所述第2電壓比較器列輸入所述模擬輸入電壓來進行采樣，在任意的期間內輸入給定的初始化電壓而進行保持，把從該給定的初始化電壓遷移到按照所述第1符號選擇信號通過構成所述基準電阻列和開關列的所述多個開關選擇輸出的電壓值的所述第2參照電壓和所述采樣的模擬輸入電壓的電壓值比較。因此，在從速艘模擬輸入電壓的采樣開始到比較第2參照電壓的任意期間內，能使所述第2參照電壓初始化為給定電壓值，其結果，在從模擬輸入電壓的采樣期間到下一模擬輸入電壓的采樣期間之間，即使該采樣期間的電壓值大幅度變化時，也能減小所述第2參照電壓的變化量，能提供能高速、高精度工作的串并聯型A/D轉換器。
根據本發明的串并聯型A/D轉換器，所述初始化電壓是從構成所述基準電阻列和開關列的所述電阻列的多個連接點內任意一個輸出的參照電壓。因此，沒必要在該串并聯型A/D轉換器設置初始化所述第2參照電壓的給定電壓，能簡化串并聯型A/D轉換器的結構。
根據本發明的串并聯型A/D轉換器，包括把從所述基準電阻列和開關列輸出的所述第2參照電壓、所述初始化電壓、表示所述任意期間的初始化控制信號作為輸入，按照該初始化控制信號，向所述第2電壓比較器列輸出所述第2參照電壓或所述給定的電壓的任意一個的參照電壓初始化電路；所述任意期間輸出所述初始化電壓，該任意期間以外輸出從所述基準電阻列和開關列輸出的所述第2參照電壓。因此，把所述第2參照電壓在任意期間內初始化為給定電壓值，能從該給定電壓值遷移到根據所述第1比較結果選擇并輸出的電壓值，結果在從模擬輸入電壓的采樣期間到下一模擬輸入電壓的采樣期間之間，即使該采樣期間的電壓值大幅度變化時，也能減小所述第2參照電壓的變化量，能提供能高速、高精度工作的串并聯型A/D轉換器。
根據本發明的串并聯型A/D轉換器，所述第1符號選擇電路把從所述第1電壓比較器列輸出的所述第1比較結果和表示所述任意期間的初始化控制信號作為輸入；所述任意期間向所述第1編碼電路輸出所述第1符號選擇信號，并且把構成所述基準電阻列和開關列的所述多個開關中的預先決定的開關固定為導通狀態，并且把該開關以外的所有開關固定為斷開狀態，把選擇所述給定的初始化電壓的初始化電壓選擇信號向所述基準電阻列和開關列輸出；所述任意期間以外的期間把所述第1符號選擇信號向所述第1編碼電路、所述基準電阻列和開關列輸出。因此，不用向串并聯型A/D轉換器追加信的結構，就能在任意期間內，把所述第2參照電壓初始化為給定電壓值，能使能以高速、高精度工作的串并聯型A/D轉換器為更簡單的結構。
另外，根據本發明的串并聯型A/D轉換器，所述任意期間是在所述第1電壓比較器列和所述第2比較器列中輸入所述模擬輸入電壓來進行采樣的期間。因此，在保持所述模擬輸入電壓的期間內，能把所述第2參照電壓初始化為給定電壓值，能供能高速、高精度工作的串并聯型A/D轉換器。
根據本發明的串并聯型A/D轉換器，所述任意的期間是在所述第1電壓比較器列中比較所述模擬電壓值和由所述基準電阻列和開關列輸出的第1參照電壓，輸出所述第1比較結果的期間。因此，在所述模擬輸入電壓采樣時，保持所述第2參照電壓不變動，所以能不受該第2參照電壓的變動引起的噪聲的影響，具有能進行穩定的采樣動作的效果。
另外，根據本發明的串并聯型A/D轉換器，包括由多個電阻串聯連接的電阻列、和連接在該電阻列的多個連接點上并且選擇與隨著時間的經過而任意變動的模擬輸入電壓比較的參照電壓而輸出的多個開關構成的基準電阻列和開關列；輸入所述模擬輸入電壓并進行采樣，把該采樣的模擬輸入電壓和由所述基準電阻列和開關列輸出的第1參照電壓比較，輸出第1比較結果的第1電壓比較器列；輸入所述模擬輸入電壓來進行采樣，把該采樣的模擬輸入電壓與所述基準電阻列和開關列中根據所述第1～第(n-1)(n為≥3的整數)電壓比較器列的各比較結果而分別生成的第2～第n參照電壓的各電壓值比較，來分別輸出第2～第n比較結果的第2～第n電壓比較器列；把從所述第1～第n電壓比較器列輸出的第1～第n比較結果分別作為輸入，分別輸出第1～第n符號選擇信號的第1～第n符號選擇電路；分別輸出根據從所述第1～第n符號選擇電路輸出的所述第1～第n符號選擇信號而分別選擇的第1～第n二進制代碼的第1～第n編碼電路；對從第1～第n編碼電路輸出的所述第1～第n二進制代碼進行邏輯運算，成為數字值的編碼合成電路；所述第2～第n電壓比較器列分別輸入所述模擬輸入電壓來進行采樣，在任意的期間內輸入給定的初始化電壓而進行保持，把從該給定的初始化電壓遷移到分別按照所述第1～第(n-1)符號選擇信號通過構成所述基準電阻列和開關列的所述多個開關選擇輸出的各電壓值的所述第2～第n參照電壓分別和所述采樣的模擬輸入電壓的電壓值比較。因此，在從所述模擬輸入電壓的采樣開始到比較第2～第n參照電壓之間的期間內，能將所述第2～第n參照電壓初始化為給定的電壓值，其結果，在從前一個模擬輸入電壓的保持期間到下一個模擬輸入電壓的保持期間內，即使在該模擬輸入電壓的電壓值大幅度變化時，也能減小所述第2～第n參照電壓的變化量，能提供可以高速、高精度地工作的串并聯型A/D轉換器。
權利要求
1.一種串并聯型A/D轉換器的A/D轉換方法，比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，比較根據該比較結果而決定的第2參照電壓和所述模擬輸入電壓來生成第2二進制代碼，對該生成的第1、第2二進制代碼進行邏輯運算來生成數字值，其特征在于包括輸入所述模擬輸入電壓來進行采樣，并且把以前的第2參照電壓初始化為給定的初始化電壓的采樣和初始化步驟；比較在該采樣和初始化步驟中采樣的模擬輸入電壓和所述第1參照電壓的電壓值的、用于生成所述第1二進制代碼的第1電壓比較步驟；比較從所述給定的初始化電壓的電壓值遷移到根據所述第1電壓比較步驟的比較結果而決定的電壓值的第2參照電壓和在所述采樣和初始化步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第2二進制代碼的第2電壓比較步驟。
2.一種串并聯型A/D轉換器的A/D轉換方法，比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，比較根據該比較結果而決定的第2參照電壓和所述模擬輸入電壓來生成第2二進制代碼，對該生成的第1、第2二進制代碼進行邏輯運算來生成數字值，其特征在于包括輸入所述模擬輸入電壓來進行采樣的采樣步驟；比較在該采樣步驟中采樣的模擬輸入電壓和第1參照電壓的電壓值，并且把以前的第2參照電壓初始化為給定的初始化電壓的、用于生成所述第1二進制代碼的第1電壓比較和初始化步驟；比較從所述給定的初始化電壓的電壓值遷移到根據所述第1電壓比較和初始化步驟的比較結果而決定的電壓值的第2參照電壓和在所述采樣步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第2二進制代碼的第2電壓比較步驟。
3.一種串并聯型A/D轉換器的A/D轉換方法，比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，重復進行比較根據該比較結果而決定的參照電壓和所述模擬輸入電壓而生成二進制代碼的步驟來生成第2～第n的二進制代碼，并對該生成的第1～第n二進制代碼進行邏輯運算來生成數字值，其特征在于包括輸入所述模擬輸入電壓來進行采樣，并且把以前的第2～第n參照電壓初始化為給定的初始化電壓的采樣和初始化步驟；把比較在所述采樣和初始化步驟中采樣的模擬輸入電壓和第m參照電壓的電壓值的、用于生成所述第m二進制代碼的第m電壓比較步驟、和比較從所述給定的初始化電壓的電壓值遷移到根據所述第m電壓比較步驟的比較結果而決定的電壓值的第m+1參照電壓和在所述采樣和初始化步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第m+1二進制代碼的第m+1電壓比較步驟，從m＝1到m＝n-1重復進行的步驟；所述n為整數，且n≥3；所述m為整數，且1≤m＜n。
4.一種串并聯型A/D轉換器的A/D轉換方法，比較隨著時間的經過而任意變動的模擬輸入電壓和給定的第1參照電壓來生成第1二進制代碼，重復進行比較根據該比較結果而決定的參照電壓和所述模擬輸入電壓而生成二進制代碼的步驟來生成第2～第n二進制代碼，并對該生成的第1～第n二進制代碼進行邏輯運算來生成數字值，其特征在于包括輸入所述模擬輸入電壓來進行采樣的采樣步驟；把比較在所述采樣步驟中采樣的模擬輸入電壓和第m參照電壓的電壓值并且把以前的第m+1參照電壓初始化為給定的初始化電壓的、用于生成所述第m二進制代碼的第m電壓比較和初始化步驟、和比較從所述給定的初始化電壓的電壓值遷移到根據所述第m電壓比較和初始化步驟的比較結果而決定的電壓值的第m+1參照電壓和在所述采樣步驟中采樣的模擬輸入電壓的電壓值的、用于生成所述第m+1二進制代碼的第m+1電壓比較步驟，從m＝1到m＝n-1重復進行的步驟；所述n為整數，且n≥3；所述m為整數，且1≤m＜n。
5.一種串并聯型A/D轉換器，把所述模擬輸入電壓變換為數字值，包括由多個電阻串聯連接的電阻列、和連接在該電阻列的多個連接點上并選擇與隨著時間的經過而任意變動的模擬輸入電壓進行比較的參照電壓來輸出的多個開關構成的基準電阻列和開關列；輸入所述模擬輸入電壓來進行采樣，比較采樣的模擬輸入電壓和由所述基準電阻列和開關列輸出的第1參照電壓來輸出第1比較結果的第1電壓比較器列；把從所述第1電壓比較器列的輸出的所述第1比較結果作為輸入，輸出第1符號選擇信號的第1符號選擇電路；輸出根據從所述第1符號選擇電路輸出的所述第1符號選擇信號而選擇的第1二進制代碼的第1編碼電路；輸入所述模擬輸入電壓來進行采樣，比較該采樣的模擬輸入電壓，和按照所述第1符號選擇信號，通過構成所述基準電阻列和開關列的所述多個開關來選擇輸出的第2參照電壓的電壓值，來輸出第2比較結果的第2電壓比較器列；把從所述第2電壓比較器列的輸出的所述第2比較結果作為輸入，輸出第2符號選擇信號的第2符號選擇電路；輸出根據從所述第2符號選擇電路輸出的所述第2符號選擇信號而選擇的第2二進制代碼的第2編碼電路；和對所述第1二進制代碼和所述第2二進制代碼進行邏輯運算，并將其作為數字值的編碼合成電路；該串并聯型A/D轉換器其特征在于所述第2電壓比較器列，輸入所述模擬輸入電壓來進行采樣，在任意的期間內輸入給定的初始化電壓來進行保持，比較從該給定的初始化電壓遷移到按照所述第1符號選擇信號并通過構成所述基準電阻列和開關列的所述多個開關來選擇輸出的電壓值的所述第2參照電壓和所述采樣的模擬輸入電壓的電壓值。
6.根據權利要求5所述的串并聯型A/D轉換器，其特征在于所述初始化電壓是從構成所述基準電阻列和開關列的所述電阻列的多個連接點中的任意一個連接點輸出的參照電壓。
7.根據權利要求5所述的串并聯型A/D轉換器，其特征在于包括把從所述基準電阻列和開關列輸出的所述第2參照電壓、所述初始化電壓和表示所述任意期間的初始化控制信號作為輸入，按照該初始化控制信號，向所述第2電壓比較器列輸出所述第2參照電壓或所述給定電壓的任意一個的參照電壓初始化電路；所述任意期間輸出所述初始化電壓，該任意期間以外輸出從所述基準電阻列和開關列輸出的所述第2參照電壓。
8.根據權利要求5所述的串并聯型A/D轉換器，其特征在于所述第1符號選擇電路把從所述第1電壓比較器列輸出的所述第1比較結果和表示所述任意期間的初始化控制信號作為輸入；所述任意期間向所述第1編碼電路輸出所述第1符號選擇信號，并且把構成所述基準電阻列和開關列的所述多個開關中的、預先決定的開關固定為導通狀態，且把該開關以外的所有開關固定為斷開狀態，而向所述基準電阻列和開關列輸出選擇所述給定的初始化電壓的初始化電壓選擇信號；所述任意期間以外的期間向所述第1編碼電路、所述基準電阻列和開關列輸出所述第1符號選擇信號。
9.根據權利要求5所述的串并聯型A/D轉換器，其特征在于所述任意期間是在所述第1電壓比較器列和所述第2比較器列中輸入所述模擬輸入電壓來進行采樣的期間。
10.根據權利要求5所述的串并聯型A/D轉換器，其特征在于所述任意的期間是在所述第1電壓比較器列中比較所述模擬電壓值和由所述基準電阻列和開關列輸出的所述第1參照電壓，并輸出所述第1比較結果的期間。
11.一種串并聯型A/D轉換器，把所述模擬輸入電壓變換為數字值，包括由多個電阻串聯連接的電阻列和連接在該電阻列的多個連接點上并且選擇與隨著時間的經過而任意變動的模擬輸入電壓比較的參照電壓而輸出的多個開關構成的基準電阻列和開關列；輸入所述模擬輸入電壓來進行采樣，比較該采樣的模擬輸入電壓和由所述基準電阻列和開關列輸出的所述第1參照電壓來輸出第1比較結果的第1電壓比較器列；輸入所述模擬輸入電壓來進行采樣，比較該采樣的模擬輸入電壓和在所述基準電阻列和開關列中根據所述第1～第n-1電壓比較器列的各比較結果而分別生成的第2～第n參照電壓的各電壓值，來分別輸出第2～第n比較結果的第2～第n電壓比較器列；把從所述第1～第n電壓比較器列輸出的第1～第n比較結果分別作為輸入來分別輸出第1～第n符號選擇信號的第1～第n符號選擇電路；分別輸出根據從所述第1～第n符號選擇電路輸出的各個所述第1～第n符號選擇信號而選擇的第1～第n二進制代碼的第1～第n編碼電路；和對從第1～第n編碼電路輸出的所述第1～第n二進制代碼進行邏輯運算，并將其作為數字值的編碼合成電路；該串并聯型A/D轉換器其特征在于所述第2～第n電壓比較器列分別輸入所述模擬輸入電壓來進行采樣，在任意的期間內輸入給定的初始化電壓而進行保持，并比較從該給定的初始化電壓遷移到分別按照所述第1～第n-1符號選擇信號并通過構成所述基準電阻列和開關列的所述多個開關來選擇輸出的各個電壓值的各個所述第2～第n參照電壓和所述采樣的模擬輸入電壓的電壓值；所述n為整數，且n≥3。
全文摘要
本發明公開了一種串并聯型A/D轉換器，設置用初始化電壓(Vrc23)初始化低位參照電壓的低位參照電壓初始化電路(8)，從模擬輸入電壓的采樣開始到開始下位參照電壓的比較動作的任意期間內，產生初始化電壓(Vrc23)作為所述低位參照電壓，使所述低位參照電壓從該初始化電壓的電壓值遷移到根據來自高位符號選擇電路(14)的高位符號選擇信號(P0C～P3C)而選擇的電壓值，比較根據該高位符號選擇信號(P0C～P3C)而選擇的低位參照電壓和所述模擬輸入電壓的電壓值。當把輸入的模擬輸入電壓(Vin)轉換為數字值時，從保持以前的模擬輸入電壓的采樣期間到下一采樣期間之間，即使在所述模擬輸入電壓(Vin)大幅度變化時也能實現高速、高精度的動作。
文檔編號H03M1/36GK1471235SQ03147420
公開日2004年1月28日 申請日期2003年7月9日 優先權日2002年7月9日
發明者村田健治, 野間崎大輔, 大輔 申請人:松下電器產業株式會社