專利名稱：數(shù)據(jù)信號(hào)取得電路、顯示板驅(qū)動(dòng)電路以及圖像顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于高速傳送信號(hào)且高速進(jìn)行數(shù)據(jù)信號(hào)取得的數(shù)據(jù)信號(hào)取 得電路、搭載該電路的顯示板驅(qū)動(dòng)電路以及圖像顯示裝置，尤其涉及對(duì)驅(qū) 動(dòng)液晶面板的驅(qū)動(dòng)器有用的技術(shù)。
背景技術(shù)：
如圖7所示，在以往的數(shù)據(jù)信號(hào)取得電路100，低電壓差分時(shí)鐘信號(hào) 的CKP及CKN被連接在比較器CMP1的非反轉(zhuǎn)輸入端和反轉(zhuǎn)輸入端， 低電壓差分?jǐn)?shù)據(jù)信號(hào)的DAP及DAN被連接在比較器CMP2的非反轉(zhuǎn)輸 入端和反轉(zhuǎn)輸入端，其包括在從比較器CMP1輸出的時(shí)鐘信號(hào)CL1的 上升時(shí)，取得從比較器CMP2輸出的數(shù)據(jù)信號(hào)DL1的鎖存電路L1;以及 在從逆變電路INV1輸出的時(shí)鐘信號(hào)CL2的上升時(shí)，取得數(shù)據(jù)信號(hào)DL1 的鎖存電路L2，所述逆變電路INV1生成從比較器CMP1輸出的時(shí)鐘信 號(hào)CL1的反相信號(hào)。根據(jù)圖7的結(jié)構(gòu)，可以與低電壓差分時(shí)鐘信號(hào)的CKP和CKN的上升 同步來取得數(shù)據(jù)信號(hào)DL1。如圖9所示，在以往的數(shù)據(jù)信號(hào)取得電路200，低電壓差分時(shí)鐘信號(hào) 的CKP及CKN被連接在比較器CMP1的非反轉(zhuǎn)輸入端和反轉(zhuǎn)輸入端， 低電壓差分時(shí)鐘信號(hào)的CKP及CKN被連接在比較器CMP2的反轉(zhuǎn)輸入 端和非反轉(zhuǎn)輸入端，低電壓差分?jǐn)?shù)據(jù)信號(hào)的DAP及DAN被連接在比較器 CMP3的非反轉(zhuǎn)輸入端和反轉(zhuǎn)輸入端，其包括在從比較器CMP1輸出的 時(shí)鐘信號(hào)CL1的上升時(shí)，取得從比較器CMP3輸出的數(shù)據(jù)信號(hào)DL1的鎖 存電路L1;以及在從比較器CMP2輸出的時(shí)鐘信號(hào)CL2的上升時(shí)，取得 數(shù)據(jù)信號(hào)DL1的鎖存電路L2。另外，作為有關(guān)本申請(qǐng)發(fā)明的以往技術(shù)文獻(xiàn)信息，公知的文獻(xiàn)有例如 專利文獻(xiàn)l。專利文獻(xiàn)l:日本專利第3833064號(hào)公報(bào)在以往的數(shù)據(jù)信號(hào)取得電路100的結(jié)構(gòu)中，根據(jù)頻率、電源電壓、過 程、溫度等條件，用于使低電壓差分信號(hào)放大的比較器CMP1和比較器 CMP2的特性會(huì)有變動(dòng)，在時(shí)鐘信號(hào)CL1和數(shù)據(jù)信號(hào)DL1的占空比偏差 較大的情況下，鎖存電路Ll和鎖存電路L2有可能不能取得數(shù)據(jù)信號(hào)DL1 ， 尤其在數(shù)據(jù)信號(hào)取得電路高速工作等情況下有可能導(dǎo)致錯(cuò)誤的工作。下面，利用圖8的時(shí)序圖來說明圖7示出的以往的數(shù)據(jù)信號(hào)取得電路 100中的各信號(hào)的工作。首先，時(shí)鐘信號(hào)CL1的上升和下降，比輸入到比較器CMP1的CKP 的上升和下降滯后延遲時(shí)間Tl和延遲時(shí)間T2而被輸出。此時(shí)，根據(jù)頻率、 電源電壓、過程、溫度等條件，比較器CMP1的特性會(huì)有變動(dòng)，從而延遲 時(shí)間Tl和延遲時(shí)間T2不相等，時(shí)鐘信號(hào)CL1的高區(qū)間和低區(qū)間的占空 比有偏差。而且，時(shí)鐘信號(hào)CL2的上升和下降，比輸入到逆變電路INV1 的時(shí)鐘信號(hào)CL1的下降和上升滯后延遲時(shí)間T3和延遲時(shí)間T4而被輸出。釆用上述電路結(jié)構(gòu)的情況下，輸入到鎖存電路Ll的時(shí)鐘信號(hào)CL1的 上升的總計(jì)延遲時(shí)間為TS1=T1，輸入到鎖存電路L2的時(shí)鐘信號(hào)CL2的 上升的總計(jì)延遲時(shí)間為TS2=T2+T3，可以預(yù)想總計(jì)延遲時(shí)間TS1和總計(jì) 延遲時(shí)間TS2有很大的不同。如上所述，在以往的數(shù)據(jù)信號(hào)取得電路100，在數(shù)據(jù)信號(hào)取得電路100 的內(nèi)部電路中利用比較器CMP1的輸出信號(hào)的上升和下降的時(shí)刻，來進(jìn)行 數(shù)據(jù)信號(hào)取得等的情況下，會(huì)發(fā)生不能正確取得數(shù)據(jù)信號(hào)的狀況，而且隨 著數(shù)據(jù)信號(hào)取得電路100的工作速度加快，會(huì)變得尤其顯著。而且，在以往的數(shù)據(jù)信號(hào)取得電路200的結(jié)構(gòu)中，根據(jù)頻率、電源電 壓、過程、溫度等條件，用于使低電壓差分信號(hào)放大的比較器CMP1、比 較器CMP2、比較器CMP3的特性會(huì)有變動(dòng)，這與數(shù)據(jù)信號(hào)取得電路100 的情況相同，不過，從比較器CMP1和比較器CMP2輸出的時(shí)鐘信號(hào)CL1 和時(shí)鐘信號(hào)CL2的上升的延遲時(shí)間大體上相同，^f以相對(duì)于數(shù)據(jù)信號(hào)取得 電路100的情況，與低電壓差分時(shí)鐘信號(hào)的CKP和CKN的上升同步來取 得數(shù)據(jù)信號(hào)DL1變得容易。下面，用圖10的時(shí)序圖來說明圖9示出的以往的數(shù)據(jù)信號(hào)取得電路7200中的各信號(hào)的工作。首先，時(shí)鐘信號(hào)CL1的上升和下降，比輸入到比較器CMP1的CKP 的上升和下降滯后延遲時(shí)間Tl和延遲時(shí)間T2而被輸出，時(shí)鐘信號(hào)CL2 的上升和下降，比輸入到比較器CMP2的CKN的上升和下降滯后延遲時(shí) 間T3和延遲時(shí)間T4而被輸出。此時(shí)，比較器CMP1和比較器CMP2是 相同的電路結(jié)構(gòu)的情況下，可以認(rèn)為延遲時(shí)間T1和延遲時(shí)間T3、延遲時(shí) 間T2和延遲時(shí)間T4是大體上同等程度的延遲時(shí)間。進(jìn)而根據(jù)頻率、電源 電壓、過程、溫度等條件，比較器CMP1和比較器CMP2是相同的電路 結(jié)構(gòu)的情況下，可以認(rèn)為高區(qū)間和低區(qū)間的占空比同樣有偏差。采用上述電路結(jié)構(gòu)的情況下，輸入到鎖存電路L1的時(shí)鐘信號(hào)CL1的 上升的總計(jì)延遲時(shí)間為TS1=T1，輸入到鎖存電路L2的時(shí)鐘信號(hào)CL2的 上升的總計(jì)延遲時(shí)間為TS2=T3，可以認(rèn)為總計(jì)延遲時(shí)間TS1和總計(jì)延遲 時(shí)間TS2大體上成為同等程度。其次，在圖11示出從比較器CMP1到CMP3的晶體管結(jié)構(gòu)圖。圖11示出比較器被多級(jí)連接的結(jié)構(gòu)。圖ll所述的以往的比較器，例如包括比較器C1、比較器CS、逆變 電路Il。比較器C1包括恒流源晶體管MP1; MP1的漏極被連接的差 分信號(hào)被輸入的晶體管MP2及MP3; MP2及MP3的漏極被連接的晶體 管MN1及MN2。比較器CS包括MP2及MP3的漏極被連接的MN3 及MN4; MN3的漏極被連接在柵極和漏極的MP4; MN3的漏極被連接 在柵極的MP5，并將MP5和MN4的漏極輸出到逆變電路I1。逆變電路 II包括比較器CS的輸出信號(hào)被連接在柵極的MP6及MN5，具有輸出 MP6和MN5的漏極，并對(duì)比較器CS的輸出信號(hào)進(jìn)行整形的功能。將圖11示出的比較器，適用于以往的數(shù)據(jù)信號(hào)取得電路200的比較器 CMP1至CMP3時(shí)，比較器CMP1和比較器CMP2，因?yàn)楸容^器被多級(jí) 連接，所以消耗電流的增加令人擔(dān)憂。進(jìn)而，如圖12所示，代替圖ll示 出的比較器C1，使比較器C1為兩級(jí)連接的結(jié)構(gòu)作為比較器C2時(shí)，隨著 比較器的級(jí)數(shù)增加，消耗電流會(huì)進(jìn)一步增加。并且，連接在低電壓差分時(shí) 鐘信號(hào)的CKP和CKN的負(fù)載是比較器CMP1及比較器CMP2，連接在 低電壓差分?jǐn)?shù)據(jù)信號(hào)的DAP和DAN的負(fù)載只有比較器CMP3。因此，低8電壓差分?jǐn)?shù)據(jù)信號(hào)的DAP和DAN，對(duì)低電壓差分時(shí)鐘信號(hào)的CKP和CKN 大體上成為一半，所以出現(xiàn)下列問題，時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，不能進(jìn)行同 樣的阻抗匹配等問題。

發(fā)明內(nèi)容
本發(fā)明鑒于所述的問題而提出，其目的在于提供一種數(shù)據(jù)信號(hào)取得電 路，即使在數(shù)據(jù)信號(hào)取得電路高速工作的情況下，也能夠正確取得低電壓 差分的輸入信號(hào)，且電力消耗低。
本發(fā)明的第一形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，包括第一比較器，該 第一比較器被輸入時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的反相信號(hào)，輸出與所述時(shí)鐘 信號(hào)同相的第二時(shí)鐘信號(hào)和與所述時(shí)鐘信號(hào)反相的第二反相信號(hào)；第二比
較器，所述第二時(shí)鐘信號(hào)被輸入到所述第二比較器的非反轉(zhuǎn)輸入端，所述
第二反相信號(hào)被輸入到所述第二比較器的反轉(zhuǎn)輸入端；第三比較器，所述 第二時(shí)鐘信號(hào)被輸入到所述第三比較器的反轉(zhuǎn)輸入端，所述第二反相信號(hào) 被輸入到所述第三比較器的非反轉(zhuǎn)輸入端；第四比較器，該第四比較器被 輸入數(shù)據(jù)信號(hào)和與所述數(shù)據(jù)信號(hào)反相的數(shù)據(jù)反相信號(hào)，輸出與所述數(shù)據(jù)信 號(hào)同相的第二數(shù)據(jù)信號(hào)和與所述數(shù)據(jù)信號(hào)反相的第二數(shù)據(jù)反相信號(hào)；第五 比較器，所述第二數(shù)據(jù)信號(hào)被輸入到所述第五比較器的非反轉(zhuǎn)輸入端，所 述第二數(shù)據(jù)反相信號(hào)被輸入到所述第五比較器的反轉(zhuǎn)輸入端；第一鎖存電 路，以從所述第二比較器輸出的信號(hào)，取得從所述第五比較器輸出的信號(hào); 以及第二鎖存電路，以從所述第三比較器輸出的信號(hào)，取得從所述第五比 較器輸出的信號(hào)。
采用這樣的結(jié)構(gòu)，即使第一或者第四比較器的輸出的高區(qū)間和低區(qū)間 的占空比有偏差，在第一鎖存電路和第二鎖存電路的時(shí)鐘的偏差也成為同 等程度，能夠穩(wěn)定地進(jìn)行第一和第二鎖存電路的數(shù)據(jù)信號(hào)取得，并且相對(duì) 于以往的結(jié)構(gòu)，第一比較器的數(shù)量成為一半，所以也能實(shí)現(xiàn)低電力消耗， 進(jìn)而因?yàn)樵?shù)減少，從而能夠控制隨機(jī)偏移等元件之間的特性偏差，能 夠進(jìn)行信賴性更高的第一和第二鎖存電路的數(shù)據(jù)信號(hào)取得。
而且，在本發(fā)明的第一形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，最好是所述第 —比較器以及所述第四比較器是全差動(dòng)電路。
9采用這樣的結(jié)構(gòu)，時(shí)鐘信號(hào)和同相的第二時(shí)鐘信號(hào)和反相的第二反相 信號(hào)成為大體上對(duì)稱的信號(hào)，可以使延遲一致，所以能夠穩(wěn)定地進(jìn)行第一 和第二鎖存電路的數(shù)據(jù)信號(hào)取得。
而且，在本發(fā)明的第一形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，最好是所述第 二比較器和所述第三比較器是同樣的電路結(jié)構(gòu)。
采用這樣的結(jié)構(gòu)，可以使連接在第一比較器的輸出信號(hào)的負(fù)載可以大 體上相同，時(shí)鐘信號(hào)和同相的第二時(shí)鐘信號(hào)和反相的第二反相信號(hào)成為大 體上完全對(duì)稱的信號(hào)，可以使延遲一致，所以能夠穩(wěn)定地進(jìn)行第一和第二 鎖存電路的數(shù)據(jù)信號(hào)取得。
而且，在本發(fā)明的第一形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，最好是如下， 所述第一鎖存電路及所述第二鎖存電路是同樣的電路結(jié)構(gòu)，在從所述第二 比較器輸出的信號(hào)的上升時(shí)取得從所述第五比較器輸出的信號(hào)的情況下， 也在從所述第三比較器輸出的信號(hào)的上升時(shí)取得從所述第五比較器輸出的 信號(hào)；在從所述第二比較器輸出的信號(hào)的下降時(shí)取得從所述第五比較器輸 出的信號(hào)的情況下，也在從所述第三比較器輸出的信號(hào)的下降時(shí)取得從所 述第五比較器輸出的信號(hào)。
采用這樣的結(jié)構(gòu)，第一和第二鎖存電路，可以將從第五比較器輸出的 信號(hào)以大體上同樣的特性來取得。
而且，在本發(fā)明的第一形態(tài)的數(shù)據(jù)信號(hào)取得電路，最好是所述時(shí)鐘信 號(hào)、所述時(shí)鐘信號(hào)的反相信號(hào)、所述數(shù)據(jù)信號(hào)、以及與所述數(shù)據(jù)信號(hào)反相 的數(shù)據(jù)反相信號(hào)，比所述數(shù)據(jù)信號(hào)取得電路的電源電位和接地電位之間的 電位差小。
據(jù)此，時(shí)鐘信號(hào)和時(shí)鐘信號(hào)的反相信號(hào)以及數(shù)據(jù)信號(hào)和數(shù)據(jù)信號(hào)的反 相的數(shù)據(jù)反相信號(hào)成為低電壓差分信號(hào)，與在數(shù)據(jù)信號(hào)取得電路的電源電
位和接地電位之間振動(dòng)的情況相比，能夠?qū)崿F(xiàn)低EMI(電磁干擾)和低電力消耗。
而且，在本發(fā)明的第一形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，最好是所述第 一比較器和所述第四比較器是同樣的電路結(jié)構(gòu)。
采用這樣的結(jié)構(gòu)，可以使時(shí)鐘信號(hào)和時(shí)鐘信號(hào)的反相信號(hào)以及數(shù)據(jù)信 號(hào)和數(shù)據(jù)信號(hào)的反相的數(shù)據(jù)反相信號(hào)附著的負(fù)載，全部成為同等程度，從而信號(hào)的阻抗匹配變得容易。
而且，在本發(fā)明的第二形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，最好是所述第 一鎖存電路包括取得從所述第五比較器輸出的信號(hào)的第三鎖存電路及第 四鎖存電路，所述第二鎖存電路包括取得從所述第五比較器輸出的信號(hào) 的第五鎖存電路及第六鎖存電路，所述數(shù)據(jù)信號(hào)取得電路還包括第一觸 發(fā)電路，對(duì)從所述第二比較器輸出的信號(hào)進(jìn)行分頻；以及第二觸發(fā)電路， 對(duì)從所述第三比較器輸出的信號(hào)進(jìn)行分頻，所述第三鎖存電路，在從所述 第一觸發(fā)電路輸出的第三時(shí)鐘信號(hào)的上升時(shí)，取得從所述第五比較器輸出 的信號(hào)，所述第四鎖存電路，在所述第三時(shí)鐘信號(hào)的下降時(shí)，取得從所述 第五比較器輸出的信號(hào)，所述第五鎖存電路，在從所述第二觸發(fā)電路輸出 的第四時(shí)鐘信號(hào)的上升時(shí)，取得從所述第五比較器輸出的信號(hào)，所述第六 鎖存電路，在所述第四時(shí)鐘信號(hào)的下降時(shí)，取得從所述第五比較器輸出的 信號(hào)。
采用這樣的結(jié)構(gòu)，相對(duì)于從第一和第二鎖存電路輸出的信號(hào)的工作周 期，從第三至第六鎖存電路輸出的信號(hào)的工作周期為一半，所以想在從鎖 存電路輸出的信號(hào)的工作周期的中心的時(shí)刻，取得來自鎖存電路的輸出信
號(hào)的情況下，所謂建立(setup)，保持(hold)的時(shí)序余量(timing margin) 結(jié)果上成為二倍，所以可以提高時(shí)鐘信號(hào)和時(shí)鐘信號(hào)的反相信號(hào)以及數(shù)據(jù) 信號(hào)和與數(shù)據(jù)信號(hào)反相的數(shù)據(jù)反相信號(hào)的工作頻率，從而可以高速工作。
而且，本發(fā)明的第三形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路，也可以包括第 六比較器，該第六比較器被輸入從所述第一比較器輸出的所述第二時(shí)鐘信 號(hào)和所述第二反相信號(hào)，輸出與所述第二時(shí)鐘信號(hào)同相的第五時(shí)鐘信號(hào)和 與所述第二時(shí)鐘信號(hào)反相的第五反相信號(hào)；第二比較器，所述第五時(shí)鐘信 號(hào)被輸入到所述第二比較器的非反轉(zhuǎn)輸入端，所述第五反相信號(hào)被輸入到 所述第二比較器的反轉(zhuǎn)輸入端；以及第三比較器，所述第五時(shí)鐘信號(hào)被輸 入到所述第三比較器的反轉(zhuǎn)輸入端，所述第五反相信號(hào)被輸入到所述第三 比較器的非反轉(zhuǎn)輸入端。
據(jù)此，將比較器多級(jí)連接，從而可以高速工作，并且將被多級(jí)連接的 最后級(jí)的比較器的輸出輸入到所述第二和第三比較器，從而可以實(shí)現(xiàn)低電 力消耗。
ii而且，為了使與時(shí)鐘信號(hào)的延遲時(shí)間一致，最好是在第四和第五比較 器之間的比較器也進(jìn)行多級(jí)連接，或者在第五比較器的輸出上加入延遲調(diào) 整電路。
而且，在本發(fā)明的第一和第二和第三形態(tài)涉及的數(shù)據(jù)信號(hào)取得電路， 最好是所述時(shí)鐘信號(hào)及所述時(shí)鐘信號(hào)的反相信號(hào)，經(jīng)由信號(hào)質(zhì)量調(diào)整電路 被輸入到所述第一比較器，所述數(shù)據(jù)信號(hào)及與所述數(shù)據(jù)信號(hào)反相的數(shù)據(jù)反 相信號(hào)，經(jīng)由信號(hào)質(zhì)量調(diào)整電路被輸入到所述第四比較器。
信號(hào)質(zhì)量調(diào)整電路以整形阻抗匹配等信號(hào)波形為目的，通過整形信號(hào) 波形，可以進(jìn)行信賴性高的信號(hào)傳送、數(shù)據(jù)信號(hào)取得電路的高速工作，且 也可以控制無用的輻射。
而且，本發(fā)明的一形態(tài)涉及的顯示板驅(qū)動(dòng)電路，包括權(quán)利要求1所 述的數(shù)據(jù)信號(hào)取得電路，該數(shù)據(jù)信號(hào)取得電路被輸入顯示數(shù)據(jù)信號(hào)和時(shí)鐘 信號(hào)，并取得顯示數(shù)據(jù)；移位寄存器，生成鎖存信號(hào)，該鎖存信號(hào)用于依
次取得從所述數(shù)據(jù)信號(hào)取得電路輸出的顯示數(shù)據(jù)；以及數(shù)模轉(zhuǎn)換電路，將 從所述數(shù)據(jù)信號(hào)取得電路輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。
采用這樣的結(jié)構(gòu)，如上述說明，成為可以實(shí)現(xiàn)高速且低電力消耗，高 信賴性傳送的顯示板驅(qū)動(dòng)電路。
而且，在本發(fā)明的一形態(tài)涉及的顯示板驅(qū)動(dòng)電路，供應(yīng)到所述第一至 第五比較器的電源電位，可以與供應(yīng)到所述第一至第五比較器以外的電源 電位不同。
采用這樣的結(jié)構(gòu)，針對(duì)由于近幾年低電壓化引起的比較器的工作范圍 減少，以及由于元件的電流能力下降引起的高速工作特性惡化的問題，通 過只提高供應(yīng)比較器的電源電位，從而實(shí)現(xiàn)特性改善，并且通過降低向其 他不需要高速工作的電路供應(yīng)的電壓，從而也可以實(shí)現(xiàn)低電力化。進(jìn)而， 在不需要使其高速工作的情況下，為了減少無用的消耗電流，可以降低比 較器的電源電位。
而且，在本發(fā)明一形態(tài)涉及的顯示板驅(qū)動(dòng)電路，供應(yīng)到所述第一至第 五比較器和所述第一及第二鎖存電路的電源電位，可以與供應(yīng)到所述第一 至第五比較器和所述第一及第二鎖存電路以外的電源電位不同。
通常使用象半導(dǎo)體這樣的元件的電路，越是低電壓，電流能力就越下降，取得數(shù)據(jù)的能力變?nèi)酰愿咚俟ぷ魈匦詴?huì)惡化。通過提高供應(yīng)鎖存 電路的電源電位，可以改善特性，并且可以高速工作。
而且，在本發(fā)明的一形態(tài)涉及的顯示板驅(qū)動(dòng)電路，供應(yīng)到所述第一至 第五比較器、所述第一及第二觸發(fā)電路、以及所述第一及第二鎖存電路的 電源電位，可以與供應(yīng)到所述第一至第五比較器、所述第一及第二觸發(fā)電 路、以及所述第一及第二鎖存電路以外的電源電位不同。
該效果無需說明，與上述說明具有同樣的效果。
而且，在本發(fā)明的一形態(tài)涉及的圖像顯示裝置，包括顯示板，由多 個(gè)圖像顯示元件形成；權(quán)利要求9所述的顯示板驅(qū)動(dòng)電路，用于驅(qū)動(dòng)所述 顯示板；以及控制電路，用于控制所述顯示板驅(qū)動(dòng)電路。
采用這樣的結(jié)構(gòu)，可以進(jìn)行高速工作，所以可以實(shí)現(xiàn)高清晰化、大畫 面化，不會(huì)給看圖像的人帶來圖像閃爍等不快感，可以實(shí)現(xiàn)穩(wěn)定的圖像顯
示裝置。
而且，在本發(fā)明的一形態(tài)涉及的圖像顯示裝置，最好是所述顯示板是
液晶面板。
近幾年對(duì)液晶面板的高清晰、大畫面、低電力消耗的要求多，為了滿 足這些要求，就需要數(shù)據(jù)信號(hào)取得電路高速化，因此，通過將本發(fā)明的顯 示板驅(qū)動(dòng)電路編入到圖像顯示裝置，就可以滿足這些要求。
而且，在本發(fā)明的一形態(tài)涉及的圖像顯示裝置，所述顯示板、多個(gè)所 述顯示板驅(qū)動(dòng)電路、以及所述控制電路，可以在同一襯底上形成為一體。
采用這樣的結(jié)構(gòu)，可以減少用在圖像顯示裝置的部件個(gè)數(shù)，可以降低 成本，并且使用的部件個(gè)數(shù)減少，可以實(shí)現(xiàn)信賴性高的圖像顯示裝置。
根據(jù)本發(fā)明的數(shù)據(jù)信號(hào)取得電路、顯示板驅(qū)動(dòng)電路及圖像顯示裝置， 將低電壓的差分信號(hào)作為時(shí)鐘來輸入進(jìn)行工作的數(shù)據(jù)信號(hào)取得電路中，即 使被輸入差分信號(hào)的比較器的輸出的高區(qū)間和低區(qū)間的占空比出現(xiàn)偏差， 也可以使被輸入到鎖存電路的時(shí)鐘的占空比的偏差成為同等程度，從而能 夠穩(wěn)定地進(jìn)行數(shù)據(jù)信號(hào)取得，并且能夠削減電力消耗。
在2008年8月18日提出了申請(qǐng)?zhí)枮?008-209651的日本申請(qǐng)，將該 申請(qǐng)的說明書、附圖及權(quán)利要求書所公開的全部作為參考，引入到本申請(qǐng) 中。
1

圖1是本發(fā)明的第一實(shí)施方式的數(shù)據(jù)信號(hào)取得電路的電路結(jié)構(gòu)圖。
圖2是本發(fā)明的第一實(shí)施方式的數(shù)據(jù)信號(hào)取得電路的時(shí)序圖。
圖3是本發(fā)明的第二實(shí)施方式的數(shù)據(jù)信號(hào)取得電路的電路結(jié)構(gòu)圖。
圖4是本發(fā)明的第二實(shí)施方式的數(shù)據(jù)信號(hào)取得電路的時(shí)序圖。
圖5是本發(fā)明的一形態(tài)涉及的顯示板驅(qū)動(dòng)電路的電路結(jié)構(gòu)圖。
圖6是本發(fā)明的一形態(tài)涉及的圖像顯示裝置的電路結(jié)構(gòu)圖。
圖7是以往的數(shù)據(jù)信號(hào)取得電路的電路結(jié)構(gòu)圖。
圖8是以往的數(shù)據(jù)信號(hào)取得電路的時(shí)序圖。
圖9是以往的數(shù)據(jù)信號(hào)取得電路的電路結(jié)構(gòu)圖。
圖IO是以往的數(shù)據(jù)信號(hào)取得電路的時(shí)序圖。
圖ll是比較器的電路結(jié)構(gòu)圖。
圖12是比較器的電路結(jié)構(gòu)圖。
具體實(shí)施例方式
下面，利用附圖來說明實(shí)施本發(fā)明的最佳實(shí)施方式。 (第一實(shí)施方式)
圖1是本發(fā)明的第一實(shí)施方式的數(shù)據(jù)信號(hào)取得電路10的電路結(jié)構(gòu)圖。 圖1記載的本發(fā)明的數(shù)據(jù)信號(hào)取得電路10，設(shè)有比較器CMP1，該比 較器CMP1被輸入時(shí)鐘信號(hào)CKP和時(shí)鐘信號(hào)CKP的反相信號(hào)CKN，輸 出與時(shí)鐘信號(hào)CKP同相的時(shí)鐘信號(hào)CLP1和反相的時(shí)鐘信號(hào)CLN1。而 且，在數(shù)據(jù)信號(hào)取得電路10設(shè)有比較器CMP2和比較器CMP3，在所述 比較器CMP2，時(shí)鐘信號(hào)CLP1被輸入到非反轉(zhuǎn)輸入端，時(shí)鐘信號(hào)CLN1 被輸入到反轉(zhuǎn)輸入端；在所述比較器CMP3，時(shí)鐘信號(hào)CLP1被輸入到反 轉(zhuǎn)輸入端，時(shí)鐘信號(hào)CLN1被輸入到非反轉(zhuǎn)輸入端。而且，在數(shù)據(jù)信號(hào)取 得電路10設(shè)有比較器CMP4，在所述比較器CMP4，被輸入數(shù)據(jù)信號(hào)DAP 和數(shù)據(jù)信號(hào)DAP的數(shù)據(jù)反相信號(hào)DAN，輸出數(shù)據(jù)信號(hào)DAP和同相的數(shù) 據(jù)信號(hào)DLP1和反相的數(shù)據(jù)反相信號(hào)DLN1。而且，在數(shù)據(jù)信號(hào)取得電路 10設(shè)有比較器CMP5，在所述比較器CMP5，數(shù)據(jù)信號(hào)DLP1被輸入到
14非反轉(zhuǎn)輸入端，數(shù)據(jù)反相信號(hào)DLN1被輸入到反轉(zhuǎn)輸入端。而且，數(shù)據(jù)信
號(hào)取得電路10設(shè)有鎖存電路Ll和鎖存電路L2，所述鎖存電路Ll，以從 比較器CMP2所輸出的信號(hào)CL1，來取得從比較器CMP5所輸出的信號(hào) DL1，所述鎖存電路L2，以從比較器CMP3所輸出的信號(hào)CL2，來取得 從比較器CMP5所輸出的信號(hào)DL1。
在此，對(duì)輸入到比較器CMP1和比較器CMP4上的信號(hào)進(jìn)行說明。時(shí) 鐘信號(hào)CKP和反相信號(hào)CKN、數(shù)據(jù)信號(hào)DAP和數(shù)據(jù)反相信號(hào)DAN，作 為對(duì)標(biāo)準(zhǔn)電壓具有一定的振幅的差分信號(hào)而被輸入。作為優(yōu)選的實(shí)施方式， 標(biāo)準(zhǔn)電壓為0.3v 一1.0v，差分信號(hào)的振幅為士35mv 士600mv。另一方 面，在數(shù)據(jù)信號(hào)取得電路10內(nèi)使用的電源電位是2.0v 3.6v，對(duì)電源電位 的差分信號(hào)的振幅小，所以被稱為低電壓信號(hào)。使用這樣的低電壓差分信 號(hào)的好處可舉出，例如在信號(hào)傳送中電力消耗的削減，低EMI等。
下面，以圖l示出的結(jié)構(gòu)為基礎(chǔ)說明其工作。
從比較器CMP2輸出的信號(hào)CL1和從比較器CMP3輸出的信號(hào)CL2， 作為取得從比較器CMP5輸出的信號(hào)DL1的鎖存電路Ll和L2的時(shí)鐘信 號(hào)被輸入。鎖存電路L1及L2的結(jié)構(gòu)，使得分別在時(shí)鐘信號(hào)CL1及CL2 的上升或者下降時(shí)，取得從比較器CMP5輸出的信號(hào)DL1。
在此，用圖2的時(shí)序圖來說明圖1的數(shù)據(jù)信號(hào)取得電路10的各信號(hào)的 工作。
比較器CMP1的輸出信號(hào)CLP1的上升及下降，分別比比較器CMP1 的輸入信號(hào)CKP的上升及下降滯后延遲時(shí)間Tl及延遲時(shí)間T2而被輸出。 而且，比較器CMP1的輸出信號(hào)CLN1的上升及下降，分別比比較器CMP1 的輸入信號(hào)CKN的上升及下降滯后延遲時(shí)間T3及延遲時(shí)間T4而被輸出。 而且，比較器CMP2的輸出信號(hào)CL1的上升及下降，分別比比較器CMP2 的輸入信號(hào)CLP1的上升及下降滯后延遲時(shí)間T5及延遲時(shí)間T6而被輸 出。而且，比較器CMP3的輸出信號(hào)CL2的上升及下降，分別比比較器 CMP3的輸入信號(hào)CLN1的上升及下降滯后延遲時(shí)間T7及延遲時(shí)間T8 而被輸出。
在比較器CMP1的電路結(jié)構(gòu)是全差動(dòng)電路的情況下，可以認(rèn)為延遲時(shí) 間Tl和延遲時(shí)間T3，延遲時(shí)間T2和延遲時(shí)間T4是大體上同等程度的延
15遲時(shí)間。進(jìn)而，在比較器CMP2和比較器CMP3是同樣的電路結(jié)構(gòu)的情 況下，可以認(rèn)為延遲時(shí)間T5和延遲時(shí)間T7，延遲時(shí)間T6延遲時(shí)間T8也 是大體上同等程度的延遲時(shí)間。據(jù)此，輸入到鎖存電路Ll的時(shí)鐘信號(hào)CL1 的上升的總計(jì)延遲時(shí)間為TS1=T1+T5，輸入到鎖存電路L2的時(shí)鐘信號(hào) CL2的上升的總計(jì)延遲時(shí)間為TS2二T3+T7，可以認(rèn)為其結(jié)果TS1和TS2 是大體上同等程度的延遲時(shí)間。而且，關(guān)于輸入到鎖存電路L1和鎖存電路 L2的下降的總計(jì)延遲時(shí)間，也同樣可以認(rèn)為是同等程度的延遲時(shí)間。
進(jìn)而，在鎖存電路L1和L2是同樣的電路結(jié)構(gòu)的情況下，鎖存電路本 身用于取得數(shù)據(jù)所必要的準(zhǔn)備時(shí)間和保持時(shí)間也變得相同，所以可以進(jìn)行 信賴性更高的數(shù)據(jù)信號(hào)取得。據(jù)此，以往的數(shù)據(jù)信號(hào)取得電路100的課題 被解決。
而且，設(shè)比較器CMP1和比較器CMP4的結(jié)構(gòu)是在圖11記載的比較 器Cl，設(shè)比較器CMP2、比較器CMP3及比較器CMP5的結(jié)構(gòu)是在圖11 記載的組合比較器CS和逆變電路II的比較器COUT時(shí)，相對(duì)于以往的 數(shù)據(jù)信號(hào)取得電路200的結(jié)構(gòu)，在圖11所記載的比較器Cl中的一個(gè)可不 需要，所以能夠抑制電力消耗的增加。
進(jìn)而，將比較器CMP1和比較器CMP4的結(jié)構(gòu)，如圖12記載的比較 器C2 —樣將比較器設(shè)成多級(jí)連接的結(jié)構(gòu)時(shí)，相對(duì)于以往的數(shù)據(jù)信號(hào)取得 電路200的結(jié)構(gòu)，可以更加抑制電力消耗的增加。
另外，輸入到比較器CMP1和比較器CMP4的差分信號(hào)最好是經(jīng)由信 號(hào)質(zhì)量調(diào)整電路被輸入，進(jìn)而，比較器CMP1和比較器CMP4是同樣的 電路結(jié)構(gòu)的情況下，比較器CMP1和比較器CMP4可以在同樣的信號(hào)質(zhì) 量調(diào)整電路對(duì)波形進(jìn)行整形。
而且，信號(hào)質(zhì)量調(diào)整電路以整形阻抗匹配等信號(hào)波形為目的。因而， 通過整形信號(hào)波形，相對(duì)于以往的數(shù)據(jù)信號(hào)取得電路200的情況，容易得 到阻抗匹配，所以可以進(jìn)行信賴性高的信號(hào)傳送、以及可以進(jìn)行數(shù)據(jù)信號(hào) 取得電路的高速工作，并且可以抑制無用的輻射。 (第二實(shí)施方式)
圖3是本發(fā)明的第二實(shí)施方式的數(shù)據(jù)信號(hào)取得電路20的電路結(jié)構(gòu)圖。 圖3記載的本發(fā)明的數(shù)據(jù)信號(hào)取得電路20中，被輸入了時(shí)鐘信號(hào)CKP
16和時(shí)鐘信號(hào)CKP的反相信號(hào)CKN。而且，數(shù)據(jù)信號(hào)取得電路20設(shè)有比 較器CMP1，該比較器CMP1輸出時(shí)鐘信號(hào)CKP、同相的時(shí)鐘信號(hào)CLP1、 以及反相的時(shí)鐘信號(hào)CLN1。而且，數(shù)據(jù)信號(hào)取得電路20設(shè)有比較器 CMP2和比較器CMP3，在所述比較器CMP2，時(shí)鐘信號(hào)CLP1輸入到非 反轉(zhuǎn)輸入端，時(shí)鐘信號(hào)CLN1輸入到反轉(zhuǎn)輸入端；在所述比較器CMP3， 時(shí)鐘信號(hào)CLP1輸入到反轉(zhuǎn)輸入端，時(shí)鐘信號(hào)CLN1輸入到非反轉(zhuǎn)輸入端。 而且，從觸發(fā)電路Fl輸出CLB1，該觸發(fā)電路Fl對(duì)從比較器CMP2輸出 的信號(hào)CL1進(jìn)行分頻，從觸發(fā)電路F2輸出CLB2，該觸發(fā)電路F2對(duì)從 比較器CMP3輸出的信號(hào)CL2進(jìn)行分頻。而且，設(shè)有比較器CMP4，該 比較器CMP4被輸入數(shù)據(jù)信號(hào)DAP和數(shù)據(jù)信號(hào)DAP的數(shù)據(jù)反相信號(hào) DAN，輸出數(shù)據(jù)信號(hào)DAP、同相的數(shù)據(jù)信號(hào)DLP1、以及反相的數(shù)據(jù)反相 信號(hào)DLN1。而且，數(shù)據(jù)信號(hào)取得電路20設(shè)有比較器CMP5，在該比較 器CMP5，數(shù)據(jù)信號(hào)DLP1輸入到非反轉(zhuǎn)輸入端，數(shù)據(jù)反相信號(hào)DLN1輸 入到反轉(zhuǎn)輸入端。而且，設(shè)有鎖存電路L1及鎖存電路L2，在從觸發(fā)電路 Fl所輸出的信號(hào)CLB1的上升及下降時(shí)，分別取得從比較器CMP5所輸 出的信號(hào)DL1。而且，數(shù)據(jù)信號(hào)取得電路20設(shè)有鎖存電路L3及鎖存電路 L4，從觸發(fā)電路F2所輸出的信號(hào)CLB2的上升及下降時(shí)，分別取得從比 較器CMP5所輸出的信號(hào)DL1。
在此，用圖4的時(shí)序圖來說明圖3的數(shù)據(jù)信號(hào)取得電路20的各信號(hào)的 工作。
比較器CMP1的輸出信號(hào)CLP1的上升及下降，分別比比較器CMP1 的輸入信號(hào)CKP的上升及下降滯后延遲時(shí)間Tl及延遲時(shí)間T2而被輸出。 而且，比較器CMP1的輸出信號(hào)CLN1的上升及下降，分別比比較器CMP1 的輸入信號(hào)CKN的上升及下降滯后延遲時(shí)間T3及延遲時(shí)間T4而被輸出。 而且，比較器CMP2的輸出信號(hào)CL1的上升及下降，分別比比較器CMP2 的輸入信號(hào)CLP1的上升及下降滯后延遲時(shí)間T5及延遲時(shí)間T6而被輸 出。而且，比較器CMP3的輸出信號(hào)CL2的上升及下降，分別比比較器 CMP3的輸入信號(hào)CLN1的上升及下降滯后延遲時(shí)間T7及延遲時(shí)間T8 而被輸出。進(jìn)而，觸發(fā)電路Fl的輸出信號(hào)CLB1的上升及下降，分別比 比較器CMP2的輸出信號(hào)CL1的上升滯后延遲時(shí)間T9及延遲時(shí)間T10
17而被輸出。而且，觸發(fā)電路F2的輸出信號(hào)CLB2的上升及下降，分別比 比較器CMP3的輸出信號(hào)CL2的上升滯后延遲時(shí)間Tll及延遲時(shí)間T12 而被輸出。
在比較器CMP1的電路結(jié)構(gòu)是全差動(dòng)電路的情況下，可以認(rèn)為延遲時(shí) 間Tl和延遲時(shí)間T3、延遲時(shí)間T2和延遲時(shí)間T4是大體上同等程度的延 遲時(shí)間。進(jìn)而，在比較器CMP2和比較器CMP3是同樣的電路結(jié)構(gòu)的情 況下，也可以認(rèn)為延遲時(shí)間T5和延遲時(shí)間T7、延遲時(shí)間T6和延遲時(shí)間 T8是大體上同等程度的延遲時(shí)間。而且，在觸發(fā)電路Fl和觸發(fā)電路F2 是同樣的電路結(jié)構(gòu)的情況下，也可以認(rèn)為延遲時(shí)間T9和延遲時(shí)間Tll、延 遲時(shí)間T10和延遲時(shí)間T12也是大體上同等程度的延遲時(shí)間。據(jù)此，輸入 到鎖存電路Ll的時(shí)鐘信號(hào)CLB1的上升的總計(jì)延遲時(shí)間TS1為， TS1=T1+T5+T9，輸入到鎖存電路L3的時(shí)鐘信號(hào)CLB2的上升的總計(jì)延 遲時(shí)間TS2為，TS2-T3+T7+T11 ，在結(jié)果上可以認(rèn)為TS1和TS2是大 體上同等程度的延遲時(shí)間。進(jìn)而，進(jìn)行晶體管的大小調(diào)整，以使觸發(fā)電路 Fl和F2的上升及下降的延遲時(shí)間一致的情況下，可以認(rèn)為從延遲時(shí)間T9 到延遲時(shí)間T12是同等程度的延遲時(shí)間。據(jù)此，輸入到鎖存電路L2的時(shí) 鐘信號(hào)CLB1的下降的總計(jì)延遲時(shí)間與TS1是同等程度的延遲時(shí)間，輸入 到鎖存電路L4的時(shí)鐘信號(hào)CLB2的下降的總計(jì)延遲時(shí)間與TS2是同等程 度的延遲時(shí)間。
采用這樣的結(jié)構(gòu)，與從數(shù)據(jù)信號(hào)取得電路10的鎖存電路所輸出的信號(hào) 的工作周期相比，數(shù)據(jù)信號(hào)取得電路20的鎖存電路輸出的信號(hào)的工作周期 成為一半。因此，想在從鎖存電路輸出的信號(hào)的工作周期的中心的時(shí)刻， 進(jìn)行取得的情況下，所謂建立、保持的時(shí)序余量在結(jié)果上成為二倍，所以 可以提高時(shí)鐘信號(hào)和時(shí)鐘信號(hào)的反相信號(hào)以及數(shù)據(jù)信號(hào)和數(shù)據(jù)信號(hào)的反相 的數(shù)據(jù)反相信號(hào)的工作頻率，從而可以高速工作。
另外，在上述說明中是這樣的結(jié)構(gòu)，在數(shù)據(jù)信號(hào)取得電路20，對(duì)比較 器CMP2的輸出信號(hào)CL1和比較器CMP3的輸出信號(hào)CL2進(jìn)行2分頻， 并輸入到鎖存電路，不過，也可以進(jìn)行比2分頻多的分頻。
進(jìn)而，鎖存電路的時(shí)鐘輸入線上設(shè)有觸發(fā)電路，來自比較器CMP5的 輸出信號(hào)DL1與延遲時(shí)間不一致，所以最好是在來自比較器CMP5的輸出信號(hào)DL1中加入延遲調(diào)整電路。
其次，用圖5來說明關(guān)于共同結(jié)構(gòu)的顯示板驅(qū)動(dòng)電路30的結(jié)構(gòu)例。 圖5是示出本發(fā)明的一形態(tài)涉及的顯示板驅(qū)動(dòng)電路30的結(jié)構(gòu)的方框 圖。顯示板驅(qū)動(dòng)電路30包括數(shù)據(jù)信號(hào)取得電路30D、移位寄存器30S、 數(shù)據(jù)鎖存電路30DL、數(shù)模轉(zhuǎn)換電路30DA、以及輸出緩沖電路30B，所 述數(shù)據(jù)信號(hào)取得電路30D包括接收低電壓差分的顯示數(shù)據(jù)信號(hào)和時(shí)鐘信 號(hào)的數(shù)據(jù)比較器群和時(shí)鐘比較器群、根據(jù)來自時(shí)鐘比較器群的輸出信號(hào)來 生成內(nèi)部時(shí)鐘信號(hào)的內(nèi)部時(shí)鐘生成電路、以及用于對(duì)從數(shù)據(jù)比較器群所輸 出的顯示數(shù)據(jù)信號(hào)進(jìn)行鎖存的鎖存電路；所述移位寄存器30S，根據(jù)從數(shù) 據(jù)信號(hào)取得電路30D所輸出的內(nèi)部時(shí)鐘信號(hào)，依次生成SLl SLn的鎖存 信號(hào)；所述數(shù)據(jù)鎖存電路30DL，根據(jù)從移位寄存器30S所輸出的鎖存信 號(hào)，對(duì)從數(shù)據(jù)信號(hào)取得電路30D所輸出的顯示數(shù)據(jù)信號(hào)進(jìn)行取得；所述數(shù) 模轉(zhuǎn)換電路30DA，從數(shù)據(jù)鎖存電路30DL所輸出的數(shù)字的顯示數(shù)據(jù)信號(hào) 轉(zhuǎn)換成模擬信號(hào)；所述輸出緩沖電路30B，用于將從數(shù)模轉(zhuǎn)換電路30DA 所輸出的信號(hào)輸出到顯示板上。
數(shù)據(jù)信號(hào)取得電路30D包含由圖l及圖3記載的本發(fā)明涉及的數(shù)據(jù)信 號(hào)取得電路的結(jié)構(gòu)，可以實(shí)現(xiàn)高速且信賴性高的數(shù)據(jù)傳送和數(shù)據(jù)信號(hào)取得， 以及低電力消耗。
另外，通常供應(yīng)圖5的顯示板驅(qū)動(dòng)電路30具有的數(shù)據(jù)信號(hào)取得電路 30D、移位寄存器30S以及數(shù)據(jù)鎖存電路30DL的數(shù)字電源電壓相等，不 過，也可以將供應(yīng)數(shù)據(jù)信號(hào)取得電路30D內(nèi)的比較器群的數(shù)字電源電壓， 不同于其他的數(shù)字電源電壓。
電源電壓變低時(shí)，成為低電力消耗，不過，例如比較器的電路，輸入 電壓范圍變得小、且晶體管的電流能力下降，所以不適合高速工作。因此， 只提高向需要高速工作的比較器供應(yīng)的電源電壓，從而可以一邊避免大幅 度的電力增加， 一邊高速進(jìn)行數(shù)據(jù)信號(hào)取得。
而且，不需要高速工作的情況下，為了消除無用的消耗電流，也可以 降低比較器的電源電壓。
另外，上述說明中是只對(duì)比較器供應(yīng)不同的數(shù)字電源電壓，不過，也 可以考慮，對(duì)有必要高速工作的其他邏輯電路也可以供應(yīng)該不同的數(shù)字電
19源電壓。
其次，用圖6來說明關(guān)于共同結(jié)構(gòu)的圖像顯示裝置40的結(jié)構(gòu)例。 圖6是一形態(tài)涉及的方框圖，該方框圖示出包含多個(gè)圖5記載的顯示 板驅(qū)動(dòng)電路30的圖像顯示裝置40的結(jié)構(gòu)。圖6所記載的圖像顯示裝置40
包括由多個(gè)圖像顯示元件(沒有圖示)所組成的液晶顯示板Pl;用于供應(yīng)
階調(diào)電壓的多個(gè)顯示板驅(qū)動(dòng)電路(通常被稱為源極驅(qū)動(dòng)器)T1， T2，， Tn; 用于輸出掃描液晶顯示板Pl的橫向的信號(hào)的多個(gè)顯示板驅(qū)動(dòng)電路Rl， R2，， Rm(通常被稱為柵極驅(qū)動(dòng)器)；以及用于輸出控制多個(gè)顯示板驅(qū)動(dòng) 電路T1， T2，， Tn以及多個(gè)顯示板驅(qū)動(dòng)電路R1， R2."Rm的信號(hào) 的控制電路C1 (其中，n、 m是2以上的正整數(shù))。
在此，顯示板驅(qū)動(dòng)電路T1， T2，， Tn是圖5記載的顯示板驅(qū)動(dòng)電 路30。
近幾年對(duì)液晶面板的高清晰、大畫面的要求高，為了滿足這些要求， 就需要數(shù)據(jù)信號(hào)取得電路高速化，如果采用如圖6的結(jié)構(gòu)，就可以滿足這 些要求。
而且，在如圖6記載的圖像顯示裝置40—樣被構(gòu)成的情況下，液晶顯 示板Pl、多個(gè)顯示板驅(qū)動(dòng)電路Tl， T2，， Tn、多個(gè)顯示板驅(qū)動(dòng)電路 Rl, R2，， Rm、以及控制電路C1是區(qū)別開來的結(jié)構(gòu)，不過，也可以是 這樣的結(jié)構(gòu)，使這些全部成為一體或者可以歸結(jié)的塊成為一體，來作為圖 像顯示裝置40。
采用這樣的結(jié)構(gòu)，可以減少編入多個(gè)顯示板驅(qū)動(dòng)電路Tl， T2，， Tn和多個(gè)顯示板驅(qū)動(dòng)電路Rl， R2，， Rm和控制電路Cl的空間和材 料費(fèi)用，可以減少成本。由于使用的部件個(gè)數(shù)減少，可以實(shí)現(xiàn)信賴性高的 圖像顯示裝置。
進(jìn)而，上述說明中，用液晶顯示板的結(jié)構(gòu)來說明了包含本發(fā)明涉及的 顯示板驅(qū)動(dòng)電路的圖像顯示裝置，不過，本發(fā)明涉及的顯示板驅(qū)動(dòng)電路， 除了液晶顯示板以外，還可以適用于等離子顯示板(PDP)，有機(jī)EL面板， 無機(jī)EL面板等所有顯示板。
以上，根據(jù)實(shí)施方式說明了本發(fā)明的數(shù)據(jù)信號(hào)取得電路、顯示板驅(qū)動(dòng) 電路及圖像顯示裝置，不過，本發(fā)明不被上述的實(shí)施方式所限定。只要不
20脫離本發(fā)明的宗旨，將本領(lǐng)域技術(shù)人員所想到的各種變行例適用在本實(shí)施 方式的方式，以及任意組合不同實(shí)施方式中的構(gòu)成要素的方式，也都包括 在本發(fā)明的范圍內(nèi)。
根據(jù)本發(fā)明的數(shù)據(jù)信號(hào)取得電路，即使被輸入差分信號(hào)的比較器的輸 出中的高區(qū)間和低區(qū)間的占空比有偏差，也可以穩(wěn)定地進(jìn)行鎖存電路的數(shù) 據(jù)信號(hào)取得，尤其對(duì)下列顯示板驅(qū)動(dòng)電路特別有用，即用于以高速且低電 力消耗來驅(qū)動(dòng)液晶顯示裝置等圖像顯示裝置的顯示板驅(qū)動(dòng)電路。
權(quán)利要求
1、一種數(shù)據(jù)信號(hào)取得電路，包括第一比較器，該第一比較器被輸入時(shí)鐘信號(hào)和所述時(shí)鐘信號(hào)的反相信號(hào)，輸出與所述時(shí)鐘信號(hào)同相的第二時(shí)鐘信號(hào)和與所述時(shí)鐘信號(hào)反相的第二反相信號(hào)；第二比較器，所述第二時(shí)鐘信號(hào)被輸入到所述第二比較器的非反轉(zhuǎn)輸入端，所述第二反相信號(hào)被輸入到所述第二比較器的反轉(zhuǎn)輸入端；第三比較器，所述第二時(shí)鐘信號(hào)被輸入到所述第三比較器的反轉(zhuǎn)輸入端，所述第二反相信號(hào)被輸入到所述第三比較器的非反轉(zhuǎn)輸入端；第四比較器，該第四比較器被輸入數(shù)據(jù)信號(hào)和與所述數(shù)據(jù)信號(hào)反相的數(shù)據(jù)反相信號(hào)，輸出與所述數(shù)據(jù)信號(hào)同相的第二數(shù)據(jù)信號(hào)和與所述數(shù)據(jù)信號(hào)反相的第二數(shù)據(jù)反相信號(hào)；第五比較器，所述第二數(shù)據(jù)信號(hào)被輸入到所述第五比較器的非反轉(zhuǎn)輸入端，所述第二數(shù)據(jù)反相信號(hào)被輸入到所述第五比較器的反轉(zhuǎn)輸入端；第一鎖存電路，以從所述第二比較器輸出的信號(hào)，取得從所述第五比較器輸出的信號(hào)；以及第二鎖存電路，以從所述第三比較器輸出的信號(hào)，取得從所述第五比較器輸出的信號(hào)。
2、 如權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路， 所述第一比較器以及所述第四比較器是全差動(dòng)電路。
3、 如權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路， 所述第二比較器和所述第三比較器是同樣的電路結(jié)構(gòu)。
4、 如權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路，所述第一鎖存電路及所述第二鎖存電路是同樣的電路結(jié)構(gòu)，在從所述 第二比較器輸出的信號(hào)的上升時(shí)取得從所述第五比較器輸出的信號(hào)的情況 下，也在從所述第三比較器輸出的信號(hào)的上升時(shí)取得從所述第五比較器輸出的信號(hào)；在從所述第二比較器輸出的信號(hào)的下降時(shí)取得從所述第五比較 器輸出的信號(hào)的情況下，也在從所述第三比較器輸出的信號(hào)的下降時(shí)取得 從所述第五比較器輸出的信號(hào)。
5、 如權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路，所述時(shí)鐘信號(hào)、所述時(shí)鐘信號(hào)的反相信號(hào)、所述數(shù)據(jù)信號(hào)、以及與所 述數(shù)據(jù)信號(hào)反相的數(shù)據(jù)反相信號(hào)，比所述數(shù)據(jù)信號(hào)取得電路的電源電位和 接地電位之間的電位差小。
6、 如權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路， 所述第一比較器和所述第四比較器是同樣的電路結(jié)構(gòu)。
7、 如權(quán)利要求l所述的數(shù)據(jù)信號(hào)取得電路，所述第一鎖存電路包括取得從所述第五比較器輸出的信號(hào)的第三鎖 存電路及第四鎖存電路，所述第二鎖存電路包括取得從所述第五比較器輸出的信號(hào)的第五鎖 存電路及第六鎖存電路，所述數(shù)據(jù)信號(hào)取得電路還包括第一觸發(fā)電路，對(duì)從所述第二比較器輸出的信號(hào)進(jìn)行分頻；以及 第二觸發(fā)電路，對(duì)從所述第三比較器輸出的信號(hào)進(jìn)行分頻， 所述第三鎖存電路，在從所述第一觸發(fā)電路輸出的第三時(shí)鐘信號(hào)的上升時(shí)，取得從所述第五比較器輸出的信號(hào)，所述第四鎖存電路，在所述第三時(shí)鐘信號(hào)的下降時(shí)，取得從所述第五比較器輸出的信號(hào)，所述第五鎖存電路，在從所述第二觸發(fā)電路輸出的第四時(shí)鐘信號(hào)的上升時(shí)，取得從所述第五比較器輸出的信號(hào)，所述第六鎖存電路，在所述第四時(shí)鐘信號(hào)的下降時(shí)，取得從所述第五比較器輸出的信號(hào)。
8、 如權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路，所述時(shí)鐘信號(hào)及所述時(shí)鐘信號(hào)的反相信號(hào)，經(jīng)由信號(hào)質(zhì)量調(diào)整電路被 輸入到所述第一比較器，所述數(shù)據(jù)信號(hào)及與所述數(shù)據(jù)信號(hào)反相的數(shù)據(jù)反相信號(hào)，經(jīng)由信號(hào)質(zhì)量 調(diào)整電路被輸入到所述第四比較器。
9、 一種顯示板驅(qū)動(dòng)電路，包括權(quán)利要求1所述的數(shù)據(jù)信號(hào)取得電路，該數(shù)據(jù)信號(hào)取得電路被輸入顯示數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)，并取得顯示數(shù)據(jù)；移位寄存器，生成鎖存信號(hào)，該鎖存信號(hào)用于依次取得從所述數(shù)據(jù)信 號(hào)取得電路輸出的顯示數(shù)據(jù)；以及數(shù)模轉(zhuǎn)換電路，將從所述數(shù)據(jù)信號(hào)取得電路輸出的數(shù)字信號(hào)轉(zhuǎn)換為模 擬信號(hào)。
10、 如權(quán)利要求9所述的顯示板驅(qū)動(dòng)電路，供應(yīng)到所述第一至第五比較器的電源電位，與供應(yīng)到所述第一至第五 比較器以外的電源電位不同。
11、 如權(quán)利要求9所述的顯示板驅(qū)動(dòng)電路，供應(yīng)到所述第一至第五比較器和所述第一及第二鎖存電路的電源電 位，與供應(yīng)到所述第一至第五比較器和所述第一及第二鎖存電路以外的電 源電位不同。
12、 如權(quán)利要求9所述的顯示板驅(qū)動(dòng)電路，供應(yīng)到所述第一至第五比較器、所述第一及第二觸發(fā)電路、以及所述 第一及第二鎖存電路的電源電位，與供應(yīng)到所述第一至第五比較器、所述 第一及第二觸發(fā)電路、以及所述第一及第二鎖存電路以外的電源電位不同。
13、 一種圖像顯示裝置，包括-顯示板，由多個(gè)圖像顯示元件形成；權(quán)利要求9所述的顯示板驅(qū)動(dòng)電路，用于驅(qū)動(dòng)所述顯示板；以及控制電路，用于控制所述顯示板驅(qū)動(dòng)電路。
14、 如權(quán)利要求13所述的圖像顯示裝置， 所述顯示板是液晶面板。
15、 如權(quán)利要求13所述的圖像顯示裝置，所述顯示板、多個(gè)所述顯示板驅(qū)動(dòng)電路、以及所述控制電路，在同一 襯底上形成為一體。
全文摘要
本發(fā)明涉及一種數(shù)據(jù)信號(hào)取得電路、顯示板驅(qū)動(dòng)電路以及圖像顯示裝置。數(shù)據(jù)信號(hào)取得電路設(shè)有下列比較器第一比較器，該第一比較器被輸入時(shí)鐘信號(hào)CKP和時(shí)鐘信號(hào)CKP的反相信號(hào)CKN，輸出與時(shí)鐘信號(hào)CKP同相的第二時(shí)鐘信號(hào)和與時(shí)鐘信號(hào)CKP反相的第二反相信號(hào)；第二比較器，第二時(shí)鐘信號(hào)被輸入到所述第二比較器的非反轉(zhuǎn)輸入端，第二反相信號(hào)被輸入到所述第二比較器的反轉(zhuǎn)輸入端；以及第三比較器，第二時(shí)鐘信號(hào)被輸入到所述第三比較器的反轉(zhuǎn)輸入端，第二反相信號(hào)被輸入到所述第三比較器的非反轉(zhuǎn)輸入端，在所述數(shù)據(jù)信號(hào)取得電路，將第二比較器和第三比較器的輸出信號(hào)CL1和CL2作為鎖存電路L1和L2的時(shí)鐘信號(hào)來使用，從而被輸入到鎖存電路L1及L2的時(shí)鐘信號(hào)CL1及CL2的上升或者上升的延遲時(shí)間成為同等程度，并且實(shí)現(xiàn)低電力消耗。
文檔編號(hào)H03K19/0175GK101656533SQ200910165899
公開日2010年2月24日 申請(qǐng)日期2009年8月12日 優(yōu)先權(quán)日2008年8月18日
發(fā)明者土居康之, 松本和也 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社