專利名稱：利用rram器件實現邏輯運算的方法
技術領域：
本發明涉及半導體集成和制造技術領域，尤其涉及一種利用RRAM器件實現邏輯運算的方法。
背景技術：
RRAM是一種利用材料阻值變化來實現數據存儲的新技術，該器件具有功耗低、速度快、易集成等優點，因而被廣泛看好。同時幾乎在各類材料中都有發現阻變現象，這也為 RRAM的發展提供了廣闊的選擇空間。RRAM工作分為兩個過程-set和reset過程，前者是指器件在外界激勵下(如偏壓)由高阻態進入低阻態的過程，后者是指器件在外界激勵下(如偏壓)由低阻態進入高阻態的過程。同時按照set過程和reset過程中施加偏壓的方向，可以把RRAM分為單極阻變器件和雙極阻變器件，前者set和reset中偏壓方向相同，后者set和reset中偏壓方向相反。如果利用RRAM器件的阻變特性來搭建邏輯器件，比如將輸入信號轉化為電極信號，引起RRAM器件阻態改變，并將阻態的變化通過電流或者電壓的變化體現出來，搭配合理的輔助電路便可以實現特定的邏輯功能，將可以簡化邏輯電路，提高電路集成度，拓寬 RRAM器件在集成電路中的應用領域，并可能帶來功耗方面的收益。

發明內容
(一)要解決的技術問題本發明要解決的技術問題是提供一種利用RRAM器件實現邏輯運算的方法，以簡化邏輯電路，提高電路集成度。( 二 )技術方案為解決上述問題，本發明提供了一種利用RRAM器件實現邏輯運算的方法，將兩個RRAM器件相互串聯或并聯連接；將所述兩個RRAM器件串聯或并聯后的兩端作為兩個電阻網絡端口 ；
對所述兩個RRAM器件的電極端施加邏輯運算信號；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。優選地，所述邏輯運算為邏輯“或”運算，實現所述邏輯“或”運算的方法為將兩個RRAM器件并聯連接；將所述兩個RRAM器件并聯后的兩端作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“ 1 ”，為低阻狀態時表示邏輯“0” ；將每個RRAM器件的底電極端連接中電位；分別對兩個RRAM器件的頂電極端施加第一邏輯運算信號和第二邏輯運算信號； 設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“1”，為低電位信號時表示邏輯“0”；
由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。優選地，所述邏輯運算為邏輯“異或”運算，實現所述邏輯“異或”運算的方法為將兩個RRAM器件并聯連接；將所述兩個RRAM器件并聯后的兩端作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“ 1 ”，為低阻狀態時表示邏輯“0” ；將所述兩個RRAM器件的初始狀態設為高阻狀態；對一個RRAM器件的頂電極端和底電極端分別施加第一邏輯運算信號和第二邏輯
運算信號；對另一個RRAM器件的頂電極端和底電極端分別施加第二邏輯運算信號和第一邏
輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“1”；為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。優選地，在對所述兩個RRAM器件的兩個電極端之間施加偏壓時，所述兩個RRAM器件并聯連接的頂電極端之間斷開連接、底電極端之間斷開連接。優選地，所述邏輯運算為邏輯“與”運算，實現所述邏輯“與”運算的方法為將兩個RRAM器件底電極相接進行串聯；將所述兩個RRAM器件串聯后的首尾兩個頂電極作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“1”，為低阻狀態時表示邏輯 “0”；將所述兩個RRAM器件的底電極連接中電位；分別在所述兩個RRAM器件的兩個頂電極上施加第一邏輯運算信號和第二邏輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號表示邏輯“1”，為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。優選地，所述邏輯運算為邏輯“或非”運算，實現所述邏輯“或非”運算的方法為將兩個RRAM器件頂電極相接進行串聯；將所述兩個RRAM器件串聯后的首尾兩個底電極作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“1”，為低阻狀態時表示邏輯 “0”；將所述兩個RRAM器件的頂電極連接中電位；分別在所述兩個RRAM器件的兩個底電極上施加第一邏輯運算信號和第二邏輯運算信號，設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“1”，為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。優選地，所述邏輯運算為邏輯“NIMP”運算，實現所述邏輯“NIMP”運算的方法為
將兩個RRAM器件頂電極相接進行串聯； 將所述兩個RRAM器件串聯后的首尾兩個底電極作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“1”，為低阻狀態時表示邏輯
5“0”；將一個RRAM器件的底電極上連接中電位；在另一個RRAM器件的底電極上施加第一邏輯運算信號；在兩個RRAM器件的頂電極上施加第二邏輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“ 1 ”，為低電位信號時表示邏輯“0” ；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。(三)有益效果本發明利用RRAM器件兩個電極電壓作為輸入信號，以RRAM器件電阻網絡阻值為狀態參量，通過對電阻網絡阻值狀態的讀取可以產生輸出信號，為新型邏輯電路的設計提供了新的技術途徑；并且由于RRAM器件具有結構簡單、工藝兼容型好以及優異的可縮小特性，使得利用RRAM器件實現邏輯電路將簡化新型邏輯電路的制備工藝，提高邏輯電路集成
也/又。本發明引入中間電位可以在不設定器件初始狀態的前提下保證邏輯運算的正確性(“異或”操作除外)，并且相同的RRAM連接方式下(串聯、并聯)，通過改變電極端口連接方式可以獲得不同的邏輯功能。


圖1為RRAM器件的結構示意圖；圖2為根據本發明實施例利用RRAM器件實現“或”或“異或”邏輯運算的電路結構示意圖；圖3為根據本發明實施例利用RRAM器件實現“與”邏輯運算的電路結構示意圖；圖4為根據本發明實施例利用RRAM器件實現“或非”或“q NIMP ρ”邏輯運算的電路結構示意圖。
具體實施例方式下面結合附圖及實施例對本發明進行詳細說明如下。如圖1所示，RRAM器件設有兩個電極，分別為頂電極TE和底電極ΒΕ，本實施例中所示RRAM器件的頂電極為Ag材質，底電極為Pt材質，阻變層為Si02。本實施例中，在RRAM 器件的set過程中頂電極TE接高電位，其底電極BE接低電位，即RRAM器件正偏；而RRAM 器件的reset過程中則相反，其頂電極TE接低電位，底電極BE接高電位，即RRAM器件反偏。本發明利用RRAM器件實現邏輯運算的方法包括將兩個RRAM器件相互串聯或并聯連接；將所述兩個RRAM器件串聯或并聯后的兩端作為兩個電阻網絡端口 ；對所述兩個RRAM器件的電極端施加邏輯運算信號；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。本發明中涉及了五種邏輯運算，分別為“或”、“異或”、“與”、“或非”和“NIMP”(邏輯蘊含的非)。實施例一本實施例所述邏輯運算為邏輯“或”運算，如圖2所示，實現所述邏輯“或”運算的方法為將兩個RRAM器件并聯連接；將所述兩個RRAM器件并聯后的兩端作為兩個電阻網絡端口 a和b，設所述兩個電阻網絡端口 a和b之間的電阻狀態為高阻狀態時表示邏輯“1”，為低阻狀態時表示邏輯 “0”；將每個RRAM器件的底電極BE端連接中電位或低電位，即圖2中，端口 3和4連接中或低電位；分別對兩個RRAM器件的頂電極TE端施加第一邏輯運算信號ρ和第二邏輯運算信號q，即圖2中，端口 1和2分別施加第一邏輯運算信號ρ和第二邏輯運算信號q ；設所述第一邏輯運算信號P或第二邏輯運算信號q為高電位信號時表示邏輯“ 1 ”，為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。本實施例中兩個RRAM器件的底電極BE端連接中間電位，在本發明的其它實施例中，該底電極BE端還可以連接低電位信號。兩種連法各有利弊連接中間電位相對于低電位而言，高電位需要適當提高以保證足夠的偏壓大小驅動RRAM器件狀態有效改變，這在功耗上會有所增加；但是可以使得兩個RRAM器件的電位信號不論為高電位信號還是低電位信號都可以獲得確定的RRAM器件阻態；連接低電位則，則每次運算之前都需要對RRAM器件設置初始狀態，效率低。在本實施例中，只要第一邏輯運算信號ρ和第二邏輯運算信號q中至少一個為邏輯“1”即可使得至少一個RRAM器件由高阻態跳變至低阻態，電阻網絡進入低阻態并輸出邏輯“1”，因此可以實現“或”功能。設狀態參量由S表示，則真值表如表一表一
PqS000011101111本實施例中在對所述兩個RRAM器件的兩個電極端之間施加偏壓時，所述兩個 RRAM器件并聯連接的頂電極TE端之間斷開連接、底電極BE端之間斷開連接，以防彼此的電壓信號相互干擾，引起邏輯錯誤。實施例二 本實施例所述邏輯運算為邏輯“異或”運算，如圖2所示，實現所述邏輯“異或”運算的方法為將兩個RRAM器件并聯連接；將所述兩個RRAM器件并聯后的兩端作為兩個電阻網絡端口 a和b，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“ 1 ”，為低阻狀態時表示邏輯“0” ；將所述兩個RRAM器件的初始狀態設為高阻狀態；對一個RRAM器件的頂電極TE端和底電極BE端分別施加第一邏輯運算信號ρ和
第二邏輯運算信號q ；對另一個RRAM器件的頂電極TE端和底電極BE端分別施加第二邏輯運算信號q 和第一邏輯運算信號P ；即圖2中，端口 1和4施加第一邏輯運算信號p，端口 2和3施加第二邏輯運算信號q°設所述第一邏輯運算信號ρ或第二邏輯運算信號q為高電位信號時表示邏輯“1”; 為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。在本實施例中，只要第二邏輯運算信號q和第一邏輯運算信號ρ不同時，即可使得其中一個RRAM器件由高阻跳變至低阻態，電阻網絡進入低阻態，因此實現“異或”功能。設狀態參量由S表示，則本實施例的真值表如表二 表二
權利要求
1.一種利用RRAM器件實現邏輯運算的方法，其特征在于， 將兩個RRAM器件相互串聯或并聯連接；將所述兩個RRAM器件串聯或并聯后的兩端作為兩個電阻網絡端口 ；對所述兩個RRAM器件的電極端施加邏輯運算信號；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。
2.如權利要求1所述的利用RRAM器件實現邏輯運算的方法，其特征在于，所述邏輯運算為邏輯“或”運算，實現所述邏輯“或”運算的方法為將兩個RRAM器件并聯連接；將所述兩個RRAM器件并聯后的兩端作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“1”，為低阻狀態時表示邏輯“0”； 將每個RRAM器件的底電極端連接中電位；分別對兩個RRAM器件的頂電極端施加第一邏輯運算信號和第二邏輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“1”，為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。
3.如權利要求1所述的利用RRAM器件實現邏輯運算的方法，其特征在于，所述邏輯運算為邏輯“異或”運算，實現所述邏輯“異或”運算的方法為將兩個RRAM器件并聯連接；將所述兩個RRAM器件并聯后的兩端作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“1”，為低阻狀態時表示邏輯“0”； 將所述兩個RRAM器件的初始狀態設為高阻狀態；對一個RRAM器件的頂電極端和底電極端分別施加第一邏輯運算信號和第二邏輯運算信號；對另一個RRAM器件的頂電極端和底電極端分別施加第二邏輯運算信號和第一邏輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“1”；為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。
4.如權利要求2或3所述的利用RRAM器件實現邏輯運算的方法，其特征在于，在對所述兩個RRAM器件的兩個電極端之間施加偏壓時，所述兩個RRAM器件并聯連接的頂電極端之間斷開連接、底電極端之間斷開連接。
5.如權利要求1所述的利用RRAM器件實現邏輯運算的方法，其特征在于，所述邏輯運算為邏輯“與”運算，實現所述邏輯“與”運算的方法為將兩個RRAM器件底電極相接進行串聯；將所述兩個RRAM器件串聯后的首尾兩個頂電極作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“ 1 ”，為低阻狀態時表示邏輯“0” ； 將所述兩個RRAM器件的底電極連接中電位；分別在所述兩個RRAM器件的兩個頂電極上施加第一邏輯運算信號和第二邏輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號表示邏輯“1”，為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。
6.如權利要求1所述的利用RRAM器件實現邏輯運算的方法，其特征在于，所述邏輯運算為邏輯“或非”運算，實現所述邏輯“或非”運算的方法為將兩個RRAM器件頂電極相接進行串聯；將所述兩個RRAM器件串聯后的首尾兩個底電極作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“ 1 ”，為低阻狀態時表示邏輯“0” ；將所述兩個RRAM器件的頂電極連接中電位；分別在所述兩個RRAM器件的兩個底電極上施加第一邏輯運算信號和第二邏輯運算信號，設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“1”，為低電位信號時表示邏輯“0”；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。
7.如權利要求1所述的利用RRAM器件實現邏輯運算的方法，其特征在于，所述邏輯運算為邏輯“NIMP”運算，實現所述邏輯“NIMP”運算的方法為將兩個RRAM器件頂電極相接進行串聯；將所述兩個RRAM器件串聯后的首尾兩個底電極作為兩個電阻網絡端口，設所述兩個電阻網絡端口之間的電阻狀態為高阻狀態時表示邏輯“ 1 ”，為低阻狀態時表示邏輯“0” ；將一個RRAM器件的底電極上連接中電位；在另一個RRAM器件的底電極上施加第一邏輯運算信號；在兩個RRAM器件的頂電極上施加第二邏輯運算信號；設所述第一邏輯運算信號或第二邏輯運算信號為高電位信號時表示邏輯“ 1 ”，為低電位信號時表示邏輯“0” ；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。
全文摘要
本發明公開了一種利用RRAM器件實現邏輯運算的方法，包括將兩個RRAM器件相互串聯或并聯連接；將所述兩個RRAM器件串聯或并聯后的兩端作為電阻網絡端口；對所述兩個RRAM器件的電極端施加邏輯運算信號；由所述兩個電阻網絡端口之間的電阻狀態參量得到邏輯運算結果。本發明提供了一種利用RRAM器件實現邏輯運算的新技術，將可以簡化邏輯電路，提高電路集成度。
文檔編號H03K19/20GK102412827SQ20111034149
公開日2012年4月11日 申請日期2011年11月2日 優先權日2011年11月2日
發明者于迪, 劉力鋒, 康晉鋒, 陳冰, 馬龍, 高濱, 黃鵬 申請人:北京大學