三路低電平信號并聯輸出高電平信號的電路的制作方法
【專利摘要】三路低電平信號并聯輸出高電平信號的電路，其中第一路低電平告警信號輸入至三極管Q1的基極，三極管Q1的集電極接電阻R1的一端和二極管D1的陽極；第二路低電平告警信號輸入至三極管Q2的基極，三極管Q2的集電極接電阻R2的一端和二極管D2的陽極；第三路低電平告警信號輸入至三極管Q3的基極，三極管Q3的集電極接電阻R3的一端和二極管D3的陽極；電阻R1的另一端、電阻R2的另一端以及電阻R3的另一端均接VCC；三極管Q1的發射極、三極管Q2的發射極以及三極管Q3的發射極均接地；二極管D1陰極、二極管D2的陰極以及二極管D3的陰極相互連接后作為高電平信號輸出端，本發明任何一路信號有效，都會觸發輸出高電平。
【專利說明】三路低電平信號并聯輸出高電平信號的電路
【技術領域】
[0001]本發明涉及高低電平信號轉換，特別涉及一種三路低電平信號并聯輸出高電平信號的電路。
【背景技術】
[0002]一般模擬電路中都是單路信號，多路信號并聯會使驅動能力較強的一路占據主要，驅動能力弱的一路不能發揮作用。
【發明內容】
[0003]為了克服上述現有技術的不足，本發明的目的在于提供一種三路低電平信號并聯輸出高電平信號的電路，當三路信號任何一路出現有效低信號時候，就會輸出一路高信號。
[0004]為了實現上述目的，本發明采用的技術方案是:
[0005]二路低電平彳目號并聯輸出聞電平?目號的電路，其中
[0006]第一路低電平告警信號輸入至三極管Ql的基極，三極管Ql的集電極接電阻Rl的一端和二極管Dl的陽極；
[0007]第二路低電平 告警信號輸入至三極管Q2的基極，三極管Q2的集電極接電阻R2的一端和二極管D2的陽極；
[0008]第三路低電平告警信號輸入至三極管Q3的基極，三極管Q3的集電極接電阻R3的一端和二極管D3的陽極；
[0009]電阻Rl的另一端、電阻R2的另一端以及電阻R3的另一端均接VCC ；
[0010]三極管Ql的發射極、三極管Q2的發射極以及三極管Q3的發射極均接地；
[0011]二極管Dl陰極、二極管D2的陰極以及二極管D3的陰極相互連接后作為高電平信
號輸出端。
[0012]與現有技術相比，本發明采用三極管和二極管的單向導通作用，使三路低信號并聯起來，任何一路信號有效，都會觸發輸出高電平。
【專利附圖】
【附圖說明】
[0013]附圖為本發明的結構示意圖。
【具體實施方式】
[0014]下面結合附圖和實施例對本發明進行更詳盡的說明。
[0015]如圖所示，本發明為一種三路低電平信號并聯輸出高電平信號的電路，其中第一路低電平告警信號輸入至三極管Ql的基極，三極管Ql的集電極接電阻Rl的一端和二極管Dl的陽極；第二路低電平告警信號輸入至三極管Q2的基極，三極管Q2的集電極接電阻R2的一端和二極管D2的陽極；第三路低電平告警信號輸入至三極管Q3的基極，三極管Q3的集電極接電阻R3的一端和二極管D3的陽極；電阻Rl的另一端、電阻R2的另一端以及電阻R3的另一端均接VCC ;三極管Ql的發射極、三極管Q2的發射極以及三極管Q3的發射極均接地；二極管Dl陰極、二極管D2的陰極以及二極管D3的陰極相互連接后作為高電平信號輸出端。
[0016]當第一路低電平告警信號有效時，三極管Ql截止，Ql的集電極輸出高電平，通過二極管Dl導通，高電平告警產生。
[0017]此時如果第二路低電平告警信號是高時，三極管Q2導通，Q2的集電極輸出低電平，二極管D2截止，不影響輸出。
[0018]此時如果第三路低電平告警信號是高時，三極管Q3導通，Q3的集電極輸出低電平，二極管D3截止，不影響輸出。
[0019]如果第二路低電平告警信號同時也是低，則三極管Q2截止，Q2的集電極輸出高電平，通過D2給高電平告警信號輸出電流。
[0020]如果第三路低電平告警信號同時也是低，則三極管Q3截止，Q3的集電極輸出高電平，通過D3給高電平告警信號輸出電流。
[0021]本發明充分利用Dl、D2和D3的單向導通性能，使得三路低電平信號實現了并聯，任一告警觸發均可觸發最終信號，避免了驅動能力弱的一路失效。
【權利要求】
1.三路低電平信號并聯輸出高電平信號的電路，其特征在于， 第一路低電平告警信號輸入至三極管Ql的基極，三極管Ql的集電極接電阻Rl的一端和二極管Dl的陽極； 第二路低電平告警信號輸入至三極管Q2的基極，三極管Q2的集電極接電阻R2的一端和二極管D2的陽極； 第三路低電平告警信號輸入至三極管Q3的基極，三極管Q3的集電極接電阻R3的一端和二極管D3的陽極； 電阻Rl的另一端、電阻R2的另一端以及電阻R3的另一端均接VCC ； 三極管Ql的發射極、三極管Q2的發射極以及三極管Q3的發射極均接地； 二極管Dl陰極、二極管D2的陰極以及二極管D3的陰極相互連接后作為高電平信號輸出端。
【文檔編號】H03K19/08GK103840819SQ201210489145
【公開日】2014年6月4日 申請日期:2012年11月26日 優先權日:2012年11月26日
【發明者】楊立斌 申請人:西安威正電子科技有限公司