一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器的制造方法
【專利摘要】本發(fā)明涉及一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器，包括多級(jí)延時(shí)單元，通過若干個(gè)延時(shí)單元相互連接成環(huán)路來(lái)實(shí)現(xiàn)起振所需的正反饋。VC同時(shí)改變延遲單元的充電電流以及內(nèi)部交叉耦合對(duì)的耦合強(qiáng)度來(lái)增大調(diào)諧范圍。這樣，一個(gè)控制電壓VC同時(shí)控制了延時(shí)單元內(nèi)耦合結(jié)構(gòu)的耦合強(qiáng)度以及延時(shí)單元的充電電流，這會(huì)大大增大壓控振蕩器的振蕩頻率范圍，以達(dá)到壓控振蕩器高速、寬頻帶的目的，同時(shí)降低了功耗。
【專利說明】—種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路【技術(shù)領(lǐng)域】，具體涉及一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器。

【背景技術(shù)】
[0002]隨著數(shù)據(jù)轉(zhuǎn)換器的精度和轉(zhuǎn)換速率的持續(xù)增高，業(yè)界對(duì)更高速、傳輸效率更高的數(shù)字接口電路的需求在日益增大。傳統(tǒng)上，片內(nèi)外的高速數(shù)據(jù)傳輸是通過并行傳輸來(lái)實(shí)現(xiàn)的，但是由于并行傳輸存在隊(duì)列間難以同步，誤碼率比較高，傳輸線之間存在串?dāng)_，傳輸損耗比較大，引腳數(shù)量較高等一系列缺點(diǎn)，串行傳輸已經(jīng)逐漸替代并行傳輸成為主流。JESD204串行接口可以提供這種高效率的傳輸，較之CMOS和LVDS接口產(chǎn)品在速度、尺寸和成本上更有優(yōu)勢(shì)。而數(shù)據(jù)的高速串行傳輸需要高速、寬頻帶的時(shí)鐘信號(hào)，在最新版的JESD204B接口標(biāo)準(zhǔn)中，最高數(shù)據(jù)傳輸速率可以達(dá)到1Gbps以上，這對(duì)產(chǎn)生時(shí)鐘信號(hào)的頻率綜合器電路提出了很高的要求。壓控振蕩器作為頻率綜合器的核心模塊，怎樣實(shí)現(xiàn)高頻率、寬頻帶是最重要的挑戰(zhàn)之一。
[0003]常用的壓控振蕩器結(jié)構(gòu)有兩種:電感電容振蕩器和環(huán)形振蕩器。電感電容振蕩器噪聲性能較好，但是頻帶范圍較窄，而且在片上集成的螺旋電感不僅在工藝上很難保證有很高的品質(zhì)因數(shù)而且還會(huì)占用很大的芯片面積。環(huán)形振蕩器的噪聲性能相對(duì)較差，但是頻帶較寬、易于實(shí)現(xiàn)、占用面積小。
[0004]由于高速串行數(shù)據(jù)的傳輸需要高速寬頻帶的時(shí)鐘信號(hào)，因此環(huán)形振蕩器結(jié)構(gòu)被廣泛應(yīng)用于高速串行接口電路中時(shí)鐘信號(hào)的產(chǎn)生。但是已經(jīng)發(fā)表的眾多環(huán)形振蕩器結(jié)構(gòu)都很難直接滿足JESD204B標(biāo)準(zhǔn)下的高頻率以及寬頻帶范圍。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)中存在的缺點(diǎn)，提供一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器，具有振蕩頻率高、頻帶范圍寬、功耗低的優(yōu)點(diǎn)。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案:包括若干個(gè)串聯(lián)的延時(shí)單元，其中每一級(jí)延遲單元的負(fù)輸出端接下一級(jí)延遲單元的正輸入端，每一級(jí)延遲單元的正輸出端接下一級(jí)延遲單元的負(fù)輸入端；且最后一級(jí)延遲單元的負(fù)輸出端接至第一級(jí)延遲單元的正輸入端，最后一級(jí)延遲單元的正輸出端接至第一級(jí)延遲單元的負(fù)輸入端；各級(jí)延時(shí)單元的壓控端均連接壓控電壓源，各級(jí)延時(shí)單元的偏置端均連接偏置電壓源；且各級(jí)延時(shí)單元的輸出端還分別設(shè)置有振蕩信號(hào)輸出端。
[0007]所述的延時(shí)單元包括第一對(duì)PMOS管，第二對(duì)PMOS管，第三對(duì)PMOS管，第一對(duì)NMOS管，第二對(duì)NMOS管和尾電流管；
[0008]所述的第一對(duì)PMOS管的S極均連接于VDD，G極均連接壓控電壓源，D極分別連接第二對(duì)NMOS管的D極；
[0009]所述的第二對(duì)PMOS管的S極均連接于VDD，G極均接地，D極分別連接第一對(duì)PMOS管的D極；
[0010]所述的第三對(duì)PMOS管的S極均連接于VDD，G極分別連接于第一對(duì)NMOS管的D極，D極分別連接第一對(duì)PMOS管的D極；
[0011]所述的第一對(duì)NMOS管的D極分別連接第三對(duì)PMOS管的G極，G極均連接至壓控電壓源，S極分別連接至第二對(duì)NMOS管的D極；
[0012]所述的第二對(duì)NMOS管的G極分別連接正輸入端和負(fù)輸入端，S極均連接至尾電流管的D極，尾電流管的S極接地，G極連接偏置電壓源。
[0013]所述的各級(jí)延時(shí)單元的振蕩信號(hào)輸出端輸出的信號(hào)兩兩差分，且輸出信號(hào)的頻率相同，相位不同。
[0014]本發(fā)明具有以下的有益效果:相比較現(xiàn)有技術(shù)，本發(fā)明包括多級(jí)延時(shí)單元，通過若干個(gè)延時(shí)單元相互連接成環(huán)路來(lái)實(shí)現(xiàn)起振所需的正反饋。Vc同時(shí)改變延遲單元的充電電流以及內(nèi)部交叉耦合對(duì)的耦合強(qiáng)度來(lái)增大調(diào)諧范圍。V。為高的時(shí)候延時(shí)單元的充電電流變小導(dǎo)致環(huán)路振蕩頻率降低，同時(shí)，Vc為高導(dǎo)致交叉耦合對(duì)的耦合強(qiáng)度升高使得延時(shí)單元的電壓轉(zhuǎn)換速度變慢，這兩方面的因素導(dǎo)致壓控振蕩器的振蕩頻率變得更低。反之，當(dāng)\為低的時(shí)候，延時(shí)單元的充電電流變大，而且交叉耦合對(duì)的耦合強(qiáng)度降低導(dǎo)致延時(shí)單元的電壓轉(zhuǎn)換速度變快，壓控振蕩器的振蕩頻率變高。這樣，一個(gè)控制電壓V。同時(shí)控制了延時(shí)單元內(nèi)耦合結(jié)構(gòu)的耦合強(qiáng)度以及延時(shí)單元的充電電流，這會(huì)大大增大壓控振蕩器的振蕩頻率范圍，以達(dá)到壓控振蕩器高速、寬頻帶的目的，同時(shí)降低了功耗。
[0015]進(jìn)一步的，由于延時(shí)單元中，第二對(duì)NMOS管為延時(shí)單元的差分輸入管，第三NMOS管作為尾電流管在偏置電壓Vb的控制下給延時(shí)單元提供尾電流。為了增大調(diào)諧范圍，控制電壓\不僅控制著第一對(duì)PMOS來(lái)改變延遲單元的充電電流，同時(shí)還通過控制第一對(duì)NMOS管的開啟強(qiáng)度來(lái)調(diào)節(jié)由第三對(duì)PMOS管組成的交叉耦合結(jié)構(gòu)的耦合強(qiáng)度。S端接地的PMOS管M3和M4工作在深線性區(qū)來(lái)保證延時(shí)單元在環(huán)形振蕩器低頻工作的情況下有足夠的充電電流。

【專利附圖】

【附圖說明】
[0016]圖1是本發(fā)明結(jié)構(gòu)示意圖；
[0017]圖2是本發(fā)明的延時(shí)單元內(nèi)部結(jié)構(gòu)示意圖；
[0018]圖3(a)是壓控振蕩器在1.6V的控制電壓下的輸出振蕩波形圖；
[0019]圖3(b)是壓控振蕩器在0.2V的控制電壓下的輸出振蕩波形圖；
[0020]圖4是本發(fā)明所提出的壓控振蕩器的輸出頻率調(diào)諧圖；
[0021]圖5是相位噪聲仿真圖。

【具體實(shí)施方式】
[0022]下面結(jié)合附圖，對(duì)本發(fā)明作進(jìn)一步說明。
[0023]參見圖1，本發(fā)明包括三個(gè)串聯(lián)的延時(shí)單元，其中每一級(jí)延遲單元的負(fù)輸出端Vout-接下一級(jí)延遲單元的正輸入端Vin+，每一級(jí)延遲單元的正輸出端Vout+接下一級(jí)延遲單元的負(fù)輸入端Vin-;且最后一級(jí)延遲單元的負(fù)輸出端Vout-接至第一級(jí)延遲單元的正輸入端Vin+，最后一級(jí)延遲單元的正輸出端Vout+接至第一級(jí)延遲單元的負(fù)輸入端Vin-；各級(jí)延時(shí)單元的壓控端均連接壓控電壓源Vc，各級(jí)延時(shí)單元的偏置端均連接偏置電壓源Vb ;且各級(jí)延時(shí)單元的輸出端還分別設(shè)置有振蕩信號(hào)輸出端。延時(shí)單元包括第一對(duì)PMOS管Ml, M2，第二對(duì) PMOS 管 M3, M4,第三對(duì) PMOS 管 M5, M6，第一對(duì) NMOS 管 M7，M8，第二對(duì) NMOS 管M9，MlO和尾電流管Mll ;第一對(duì)PMOS管Ml, M2的S極均連接于VDD，G極均連接壓控電壓源Vc，D極分別連接第二對(duì)NMOS管M9，MlO的D極；第二對(duì)PMOS管M3，M4的S極均連接于VDD, G極均接地，D極分別連接第一對(duì)PMOS管Ml，M2的D極；第三對(duì)PMOS管M5，M6的S極均連接于VDD，G極分別連接于第一對(duì)NMOS管M7，M8的D極，D極分別連接第一對(duì)PMOS管Ml，M2的D極；第一對(duì)NMOS管M7，M8的D極分別連接第三對(duì)PMOS管M5，M6的G極，G極均連接至壓控電壓源Vc，S極分別連接至第二對(duì)NMOS管M10，M9的D極；第二對(duì)NMOS管M9，MlO的G極分別連接正輸入端Vin+和負(fù)輸入端Vin-，S極均連接至尾電流管Mll的D極，尾電流管Mll的S極接地，G極連接偏置電壓源Vb。各級(jí)延時(shí)單元的振蕩信號(hào)輸出端輸出的信號(hào)兩兩差分，且輸出信號(hào)的頻率相同，相位不同。
[0024]環(huán)形振蕩器是通過若干個(gè)延時(shí)單元相互連接成環(huán)路來(lái)實(shí)現(xiàn)起振所需的正反饋。振蕩頻率可以表示為:
[0025]




I
f =——!——(I \
ZNTtl1 1 J
[0026]其中Td代表每個(gè)延時(shí)單元的延遲時(shí)間，N代表延時(shí)單元的個(gè)數(shù)。由公式(I)可以看出，要想獲得高頻率的振蕩信號(hào)，延時(shí)單元的級(jí)數(shù)越低越好，但是要讓環(huán)路構(gòu)成正反饋以保證能起振，則延時(shí)單元不能少于兩個(gè)，而采用兩級(jí)延時(shí)單元反相連接的結(jié)構(gòu)對(duì)每一級(jí)延時(shí)單元的增益要求比較大，難以起振。折衷考慮之后，決定采用三級(jí)延時(shí)單元來(lái)實(shí)現(xiàn)環(huán)形壓控振蕩器，如圖1所示。
[0027]本發(fā)明所采用的延時(shí)單元結(jié)構(gòu)如圖2所示。第二對(duì)NMOS管M9和MlO為延時(shí)單元的差分輸入管，第三NMOS管Ml I作為尾電流管在偏置電壓Vb的控制下給延時(shí)單元提供尾電流。為了增大調(diào)諧范圍，控制電壓V。不僅控制著第一對(duì)PMOS負(fù)載Ml和M2來(lái)改變延遲單元的充電電流，同時(shí)還通過控制第一對(duì)NMOS對(duì)M7和M8的開啟強(qiáng)度來(lái)調(diào)節(jié)由第三對(duì)PMOS管M5和M6組成的交叉耦合結(jié)構(gòu)的耦合強(qiáng)度。G端接地的第二對(duì)PMOS管M3和M4工作在深線性區(qū)來(lái)保證延時(shí)單元在環(huán)形振蕩器低頻工作的情況下有足夠的充電電流。
[0028]電路的工作原理如下:當(dāng)V。為高的時(shí)候，第一對(duì)NMOS管M7和M8的導(dǎo)通電阻變小，使得由第三對(duì)PMOS管M5和M6組成的交叉耦合結(jié)構(gòu)的耦合強(qiáng)度變大，進(jìn)而導(dǎo)致延時(shí)單元的電壓轉(zhuǎn)換速度變慢，壓控振蕩器的振蕩頻率變低；與此同時(shí)，V。為高的時(shí)候第一對(duì)PMOS管Ml和M2的導(dǎo)通電阻變大，延時(shí)單元的充電電流變小，同樣使得延時(shí)單元的電壓轉(zhuǎn)換速度變慢，壓控振蕩器的振蕩頻率變低。相反的，當(dāng)V。為低的時(shí)候，由于第一對(duì)NMOS管M7和M8的導(dǎo)通電阻變大，耦合結(jié)構(gòu)的耦合強(qiáng)度變小，同時(shí)，第一對(duì)PMOS管Ml和M2的導(dǎo)通電阻變小，延時(shí)單元的充電電流變大，這兩方面的因素會(huì)導(dǎo)致延時(shí)單元的電壓轉(zhuǎn)換速度變快，壓控振蕩器的振蕩頻率變高。這樣，一個(gè)控制電壓V。同時(shí)控制了延時(shí)單元內(nèi)耦合結(jié)構(gòu)的耦合強(qiáng)度以及延時(shí)單元的充電電流，這會(huì)大大增大壓控振蕩器的振蕩頻率范圍，以達(dá)到壓控振蕩器高速、寬頻帶的目的。
[0029]具體的定性分析如下:
[0030]如圖2所示，為了簡(jiǎn)化分析，假設(shè)第一對(duì)PMOS管Ml和M2工作在深線性區(qū)，其等效電阻可以表示為一個(gè)由電壓Vc控制的可變電阻:
[0031]
= r r |F 丨、 (2)
外(YJ VnDTHF I)
[0032]上式中，系數(shù)μ P為空穴遷移率，
[0033]電容CqxS單位面積柵氧電容，
[0034]比例W/L為MOS管寬長(zhǎng)比，
[0035]電壓Vdd為電源電壓，
[0036]電壓Vthp為PMOS管閾值電壓。
[0037]另外，由PMOS管Μ5和Μ6組成的交叉耦合結(jié)構(gòu)等效為一個(gè)負(fù)阻:
[0038]
λμλ =-7^- (3)
^rnl 5.6!
[0039]上式中，跨導(dǎo)gm(5，6)是第三對(duì)PMOS管M5和M6的等效跨導(dǎo)，可以表示如下:
[0040]
&T.15.S) = J2I1pcM' f T I"""(,
[0041]上式中，電流15，6是流過第三對(duì)PMOS管M5和M6的電流。V。可以通過控制第一對(duì)NMOS管M7和M8的開啟強(qiáng)度來(lái)調(diào)節(jié)15’6的大小，從而達(dá)到控制交叉耦合結(jié)構(gòu)的等效負(fù)阻
Rlatah的目的。
[0042]最后，假設(shè)其它不受控制電壓Vc影響的輸出節(jié)點(diǎn)等效電阻為Rtrt，那么總的半邊電路輸出節(jié)點(diǎn)等效電阻可以表示為:
[0043]
K—M 具 1ΙΛβ1
=-1?............................................................:___________1------------------------------------------------------------------------------------------------------------- (5)....!I,、.1f jwr \.I L I 6十腳|)12 外。(
[0044]輸出節(jié)點(diǎn)的時(shí)間常數(shù)為:
[0045]τ = R6quCl(6)
[0046]上式中，Cl表示輸出節(jié)點(diǎn)的總電容。
[0047]環(huán)形振蕩器的振蕩頻率和延時(shí)單元輸出節(jié)點(diǎn)的時(shí)間常數(shù)成反比例關(guān)系:
I I
[0048]Itm(7)
Iq τ
[0049]通過公式(5)、(6)、(7)可以推導(dǎo)出如下關(guān)系:當(dāng)V。為高時(shí)，第一對(duì)PMOS管Ml和M2的等效電阻變大，同時(shí)流過第三對(duì)PMOS管Μ5和Μ6的電流15，6變高，
[0050]延時(shí)單元的等效輸出節(jié)點(diǎn)電阻在以上兩個(gè)因素的共同作用下變得很大，從而導(dǎo)致壓控振蕩器的振蕩頻率變得很低；同樣的，在V。為低時(shí)會(huì)有更小的負(fù)載電阻和更小的電流15，6，使得輸出節(jié)點(diǎn)電阻變得很小，最后導(dǎo)致壓控振蕩器的振蕩頻率變得很高。
[0051]通過以上分析可以知道，本發(fā)明所提出的壓控振蕩器的延時(shí)單元結(jié)構(gòu)可以使得控制電壓V。的控制能力增強(qiáng)，這樣可以讓壓控振蕩器的輸出頻率范圍得到很大的擴(kuò)展。
[0052]本發(fā)明所提出的壓控振蕩器結(jié)構(gòu)在0.18 μ m的工藝下仿真，電源電壓1.8V下的功耗為19.lmW。圖3所示為壓控振蕩器分別在1.6V和0.2V的控制電壓下的輸出振蕩波形，其中(a)圖是控制電壓V。= 1.6V，壓控振蕩器頻率為1.757GHz的輸出振蕩波形，(b)圖是控制電壓V。= 0.2V，壓控振蕩器頻率為9.644GHz的輸出振蕩波形。
[0053]圖4所示為本發(fā)明所提出的壓控振蕩器的輸出頻率調(diào)諧圖，由圖我們可以看出隨著控制電壓V。從OV增大到1.8V，壓控振蕩器輸出頻率從10.92GHz減小到1.561GHz，最高頻率超過1GHz并且有高達(dá)9GHz的頻率調(diào)諧范圍。
[0054]圖5所不為相位噪聲仿真圖。由圖可知當(dāng)輸出振蕩頻率分別為1.561GHz和
10.04GHz時(shí)，在偏離中心頻率IMHz處的相位噪聲分別為_92.25dBc/Hz和-87.46dBc/Hz。
[0055]綜上所述，本發(fā)明所設(shè)計(jì)的環(huán)形壓控振蕩器可以輸出高頻率、寬頻帶的時(shí)鐘信號(hào)，功耗相對(duì)較低，能夠應(yīng)用在高速串行接口電路以及寬帶射頻電路中。
【權(quán)利要求】
1.一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器，其特征在于:包括若干個(gè)串聯(lián)的延時(shí)單元，其中每一級(jí)延遲單元的負(fù)輸出端(Vout-)接下一級(jí)延遲單元的正輸入端(Vin+)，每一級(jí)延遲單元的正輸出端(Vout+)接下一級(jí)延遲單元的負(fù)輸入端(Vin-);且最后一級(jí)延遲單元的負(fù)輸出端(Vout-)接至第一級(jí)延遲單元的正輸入端(Vin+)，最后一級(jí)延遲單元的正輸出端(Vout+)接至第一級(jí)延遲單元的負(fù)輸入端(Vin-);各級(jí)延時(shí)單元的壓控端均連接壓控電壓源(V。)，各級(jí)延時(shí)單元的偏置端均連接偏置電壓源(Vb);且各級(jí)延時(shí)單元的輸出端還分別設(shè)置有振蕩信號(hào)輸出端。
2.根據(jù)權(quán)利要求1所述的一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器，其特征在于:所述的延時(shí)單元包括第一對(duì)PMOS管(Ml, M2)，第二對(duì)PMOS管(M3，M4)，第三對(duì)PMOS管(M5, M6)，第一對(duì) NMOS 管(M7, M8)，第二對(duì) NMOS 管(M9, M10)和尾電流管(Mll)； 所述的第一對(duì)PMOS管(Ml, M2)的S極均連接于VDD，G極均連接壓控電壓源(Vc)，D極分別連接第二對(duì)NMOS管(M9，M10)的D極； 所述的第二對(duì)PMOS管(M3，M4)的S極均連接于VDD，G極均接地，D極分別連接第一對(duì)PMOS 管(Ml，M2)的 D 極； 所述的第三對(duì)PMOS管(M5，M6)的S極均連接于VDD，G極分別連接于第一對(duì)NMOS管(M7，M8)的D極，D極分別連接第一對(duì)PMOS管(Ml，M2)的D極； 所述的第一對(duì)NMOS管(M7，M8)的D極分別連接第三對(duì)PMOS管(M5，M6)的G極，G極均連接至壓控電壓源(Vc)，S極分別連接至第二對(duì)NMOS管(M10，M9)的D極； 所述的第二對(duì)NMOS管(M9，M10)的G極分別連接正輸入端(Vin+)和負(fù)輸入端(Vin_)，S極均連接至尾電流管(Mll)的D極，尾電流管(Mll)的S極接地，G極連接偏置電壓源(VB)。
3.根據(jù)權(quán)利要求1所述的一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器，其特征在于:所述的各級(jí)延時(shí)單元的振蕩信號(hào)輸出端輸出的信號(hào)兩兩差分，且輸出信號(hào)的頻率相同，相位不同。
4.根據(jù)權(quán)利要求1所述的一種應(yīng)用于高速串行接口的環(huán)形壓控振蕩器，其特征在于:所述的延時(shí)單元為三個(gè)。
【文檔編號(hào)】H03L7/099GK104242927SQ201410360159
【公開日】2014年12月24日 申請(qǐng)日期:2014年7月25日 優(yōu)先權(quán)日:2014年7月25日
【發(fā)明者】張鴻, 高昂, 茆慧慧, 楊斌, 張瑞智, 程軍 申請(qǐng)人:西安交通大學(xué)