放大器電路的制作方法
【專利摘要】本發明提供了一種差分放大器電路，該差分放大器電路用于基于LDMOS的放大器。差分放大器電路包含高電阻率襯底和獨立的DC接地和AC接地。這種放大器電路可以不需要用于接地的通過襯底的通孔。
【專利說明】
放大器電路

【技術領域】
[0001]本發明涉及放大器電路領域，并且特別涉及橫向擴散金屬氧化物半導體(LDMOS)放大器的差分放大器電路。

【背景技術】
[0002]LDMOS功率放大器電路廣泛用于射頻(RF)應用。傳統的LDMOS設備(包括LDMOS功率放大器)一般使用低電阻率襯底，該襯底具有大約或者小于ΙΟι?Ω *cm的電阻率。低電阻率襯底的使用限制LDMOS性能。
[0003]使用較高電阻率襯底可以改善有源LDMOS設備的最高頻率和功率性能衰減和大大改善無源LDMOS設備(例如電感和傳輸線)。因此，驅使在LDMOS設備中使用較高電阻率襯底。
[0004]然而，對于在LDMOS設備中使用較高電阻率襯底的已知技術需要制造通過襯底的通孔用于接地連接。這種通孔的實現是復雜的并且是昂貴的。盡管如此，由于在LDMOS設備中使用較高電阻率襯底可以獲得的性能方面的改善，所以已經開始(并正在進行)大量的投資和研究工作以便優化在較高電阻率襯底中使用這種通過襯底的通孔。


【發明內容】

[0005]根據本發明的一個方面，提供一種差分放大器電路，該差分放大器電路用于基于LDMOS的放大器，該電路包括高電阻率襯底和獨立的DC接地和AC接地。
[0006]本發明提出一種差分放大器電路使用高電阻率襯底。與使用傳統的低電阻率襯底相比，使用高電阻率襯底可以改善有源LDMOS設備的最高頻率和功率性能衰減和大大改善無源LDMOS設備(例如電感和傳輸線)。另外，不同于傳統的使用高電阻率襯底的電路，本發明所提出的放大器電路可以不需要用于接地的通過襯底的通孔。因此，本發明的實施可以使能使用高電阻率硅襯底而不需要昂貴的通過硅的通孔。這種實施對未來的的LDMOS技術是有用的，特別是由于在通常使用的低電阻率硅襯底中的射頻損失，目前傳統的LDMOS技術在有源或者無源器件中的改進非常有限。
[0007]為了便于理解，高電阻率被認為是大約50 Ω*αιι或以上，優選地為100Q*cm或以上，并且甚至更優選地lKQ*cm或以上。相反的,低電阻率被認為是大約或小于10mQ*cm。因此，本發明的實施例可以使用高電阻率襯底，該襯底具有的電阻率比傳統的低電阻率襯底的電阻率(10mQ*cm或者更小)大幾個數量級。
[0008]通過實現使用高電阻率硅襯底而不需要用于接地的通過硅的通孔，本發明的實施例可以減少射頻襯底損失同時避免復雜的和昂貴的通過襯底的通孔的制造。
[0009]本發明的實施例使用高電阻率襯底可以提供以下優點:
[0010]-改善晶體管衰減(在較寬的頻率范圍內，例如從1-2GHZ升到3-4GHZ，獲得更高的Ft，恒定的功率密度和改善的效率)；和
[0011]-電感和傳輸線極大地改善Q。
[0012]實施例可以使用分離AC接地和DC接地的構思，其中AC接地是通過電路的差分操作提供的虛擬接地，和其中DC接地是物理電連接接地。這樣，可以不需要用于接地的通過襯底的通孔。
[0013]在實施例中，可以通過兩個源極連接的晶體管之間的源極到源極的連接提供虛擬接地。
[0014]聞電阻率襯底可以包含娃和可以具有大于或等于50 Ω *cm的電阻率。
[0015]根據本發明的一個方面，提供一種基于LDMOS的放大器,包括根據本發明的實施例的差分放大器電路。
[0016]通過示例的方式，本發明的實施例可以用于集成電路(1C)，單片微波集成電路(MMIC)，或者高功率射頻放大器電路。因此實施例可以用于例如，移動通信基站或者其他的可以使用射頻放大器電路的設備/系統。

【專利附圖】

【附圖說明】
[0017]現在將將參考附圖詳細地描述本發明的實施例，其中:
[0018]圖1示出了根據本發明實施例的用于LDMOS放大器的差分放大器電路的示意圖；
[0019]圖2示出了根據本發明實施例的麗IC放大器電路的平面圖；
[0020]圖3示出了根據本發明實施例的用于LDMOS放大器的末級差分(即推挽)放大器電路100的不意圖；
[0021]圖4示出了根據本發明實施例的封裝的放大器電路的平面示意圖，其中除去封裝以示出電路和引線鍵合連接；
[0022]圖5A示出了對于使用低電阻率襯底的多個傳統的放大器電路，和對于根據本發明的實施例的使用高電阻率襯底的兩個放大器電路，電感Q隨著工作頻率的變化；
[0023]圖5B示出了對于使用低電阻率襯底的多個傳統的放大器電路，和對于根據本發明的實施例的使用高電阻率襯底的兩個放大器電路，串聯電感隨著工作頻率的變化；和
[0024]圖5C示出了對于使用低電阻率襯底的多個傳統的放大器電路，和對于根據本發明的實施例的使用高電阻率襯底的兩個放大器電路，串聯電阻隨著工作頻率的變化。

【具體實施方式】
[0025]圖1示出了根據本發明實施例的用于LDMOS放大器的差分(即推挽)多級放大器麗IC 10的示意圖。這里，電路10是驅動電路，用于具有19dB小的信號增益的55dBm P3dB末級。
[0026]電路10與傳統的LDMOS放大器的不同在于電路10包括高電阻率襯底和地連接，地連接被分成:AC接地；和DC接地。AC接地是由于電路的差分操作而導致的虛擬接地，而DC接地(它可以經歷寄生電感)是使用物理接地的電連接實現(例如引線鍵合連接或者類微帶連接)。
[0027]圖1的實施例中，對于差分放大器電路，AC (例如射頻)和DC接地可以被分離(例如彼此獨立地提供)，因此可以使AC接地通過虛擬接地提供和DC接地通過物理的(感應的)連接得到。通過分離AC(例如射頻)和DC接地，不需要用于接地的通過襯底的通孔。
[0028]圖1的電路10的顯著特征存在于源極連接的晶體管LDMOS 1，LDMOS 2和LDMOS3和LDMOS 4的源極之間。更具體地，它在電路中的位置是實現DC和AC接地之間的分離的地方。
[0029]連接到LDMOS I和LDMOS 2的源極的是第一物理的地Gl。因此，每個LDMOS I和LDMOS 2的源極是DC接地的，在本實施例中，接地是使用源極和地之間的多個引線鍵合連接實現的。由于與引線鍵合連接的相關聯的電感，這種DC接地不適于AC(例如射頻)接地。LDMOS I和LDMOS 2的源極到源極連接的實現是使用中間層的金屬連接LDMOS的源極到LDMOS的源極從而由于放大器電路的差分操作中間的點成為一種虛擬的AC地VG。
[0030]類似地，連接到LDMOS 3和LDMOS 4的源極的是第二物理的地G2。因此，每個LDMOS 3和LDMOS 4的源極是DC接地的，再一次，在本實施例中，使用源極和地之間的多個引線鍵合連接。LDMOS 3和LDMOS 4的源極到源極連接的實現也是使用中間層的金屬連接LDMOS 3的源極到LDMOS 4的源極從而由于差分操作中間的點成為一種虛擬的AC地VG。
[0031]現在開始看圖2，圖2示出了根據本發明的實施例的麗IC放大器電路的平面圖。場效應晶體管的DC接地連接是由多個引線鍵合連接50提供的。這種接地布置提供短的連接的電感到放大器電路。
[0032]在其他的實施例中，用于放大器電路的DC接地連接可以經由大的類微帶連接提供，這種大的類微帶具有低阻抗，并因此在PH范圍具有小的電感。
[0033]圖3是根據本發明實施例的用于LDMOS放大器的末級差分(即推挽)放大器電路100的示意圖。這里，電路10是末級推挽放大器:在P3dB, P3dB 55dBm/16dB。
[0034]在放大器電路中，使用兩類接地連接:RF接地，這是通過來自電路的差分操作的虛擬接地提供的；和DC接地，這是通過物理接地連接提供的。
[0035]現在開始看圖4，圖4示出了根據本發明實施例的封裝的放大器電路的平面示意圖，其中除去封裝以示出電路和引線鍵合連接。場效應晶體管的DC接地連接是通過連接到電路的接地焊盤的多個引線鍵合連接150提供的。這種接地布置提供短的連接的電感到放大器電路。
[0036]圖5A不出了對于使用低電阻率(10mQ*cm)襯底(標記為“低R”)的各種傳統的放大器電路，和對于使用根據本發明的實施例的高電阻率(lKQ*cm)襯底(標記為“高R”)的兩個放大器電路，電感Q隨著工作頻率的變化。從圖5A可以看出，在所有的工作頻率中，根據本發明的實施例的放大器電路比使用低電阻率襯底的傳統的放大器電路具有更高的Q值。甚至，對于所給定的工作頻率，根據本發明的實施例的放大器電路具有Q值近似于使用低電阻率襯底的傳統的放大器電路的兩倍。
[0037]圖5B示出了對于使用低電阻率(10mQ*cm)襯底(標記為“低R”)的各種傳統的放大器電路，和對于使用根據本發明的實施例的高電阻率(lKQ*cm)襯底(標記為“高R”)的兩個放大器電路，串聯電感隨著工作頻率的變化。從圖5B可以看出，在所有的工作頻率中，根據本發明的實施例的放大器電路比使用低電阻率襯底的傳統的放大器電路具有更低的串聯電感。
[0038]圖5C示出了對于使用低電阻率(10mQ*cm)襯底(標記〃低R")的各種傳統的放大器電路，和對于使用根據本發明的實施例的高電阻率(lKQ*cm)襯底(標記為"高R")的兩個放大器電路，串聯電阻隨著工作頻率的變化。從圖5C可以看出，在所有的工作頻率中，根據本發明的實施例的放大器電路比使用低電阻率襯底的傳統的放大器電路具有更低的串聯電阻。
[0039]從圖5A-5C可以看出，與使用低電阻率襯底的傳統的放大器電路相比，使用高電阻率襯底的本發明的實施例的串聯電阻和串聯電感顯著減少。因此，本發明的實施例使用獨立的AC接地和DC接地的構思可以提供有源器件的最高頻率和功率性能衰減方面的改善和大大改善無源器件(例如電感和傳輸線)。此外，這些實施例可以不需要用于接地的通過襯底的通孔，因此避免對昂貴的通孔制造工藝的需要。
[0040]所披露實施例的其他變化可以通過本領域技術人員在實施所提出的發明、研究附圖、披露和附加的權利要求后理解和影響。在權利要求中，術語”包括”不排除其他的元件或者步驟，以及不定冠詞“一種”不排除那些元件的復數。
【權利要求】
1.一種差分放大器電路，所述電路用于基于LDMOS的放大器，其特征在于，所述電路包括高電阻率襯底和獨立的DC接地和AC接地。
2.根據權利要求1所述的電路，其特征在于，AC接地包括虛擬接地。
3.根據權利要求2所述的電路，其特征在于，所述電路包括第一晶體管和第二晶體管，第一晶體管的源極通過源極到源極的連接電連接到第二晶體管的源極，和其中虛擬接地是通過源極到源極的連接提供的。
4.根據權利要求3所述的電路，其特征在于，源極到源極的連接由中間層金屬形成。
5.根據前述任一權利要求所述的電路，其特征在于，DC接地包括多個引線鍵合連接或者微帶連接。
6.根據前述任一權利要求所述的電路，其特征在于，高電阻率襯底包括硅。
7.根據前述任一權利要求所述的電路，其特征在于，高電阻率襯底具有大于50Ω *cm的電阻率。
8.根據權利要求7所述的電路，其特征在于，高電阻率襯底具有大于100Q*cm的電阻率。
9.根據權利要求7所述的電路，其特征在于，高電阻率襯底具有大于或等于IKΩ *cm的電阻率。
10.一種LDMOS放大器電路，其特征在于，包括根據前面任一權利要求所述的差分放大器電路。
11.一種封裝的高功率射頻(RF)放大器電路，其特征在于，包括: 根據前面任一權利要求所述的差分放大器電路。
12.—種集成電路，其特征在于，包括根據前面任一權利要求所述的差分放大器電路。
13.—種移動通信基站，其特征在于，包括根據權利要求1到11任一項所述的差分放大器電路。
【文檔編號】H03F3/45GK104378072SQ201410363787
【公開日】2015年2月25日 申請日期:2014年7月28日 優先權日:2013年8月14日
【發明者】杰拉德·簡-路易斯·布伊斯 申請人:恩智浦有限公司