技術總結
本發明公開了一種抗干擾強的信號處理器，包括輸入信號線、信號濾波模塊、電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、放大器A1、比較器A2及輸出電平信號線，其中，信號濾波模塊的輸入輸出端分別與輸入信號線和電阻R2連接，電阻R2另一端與放大器A1的反相輸入端連接，電阻R5兩端分別與放大器A1的輸出端和比較器A2的反相輸入端連接，電阻R6一端與比較器A2的同相輸入端連接，其另一端接地，輸出電平信號線與比較器A2的輸出端連接。本發明結構簡單，使用元器件少，成本低，且便于將信號轉換為二值信號。
技術研發人員：鄒昌金
受保護的技術使用者：鄒昌金
文檔號碼：201611006604
技術研發日：2016.11.16
技術公布日：2017.05.10