本公開涉及一種半導(dǎo)體裝置、半導(dǎo)體裝置的控制方法以及半導(dǎo)體裝置的制造方法。

背景技術(shù)：

1、在平面視圖中將n型柱區(qū)域和p型柱區(qū)域交替地配置而成的超結(jié)構(gòu)造是主要用于功率mosfet(metal?oxide?semiconductor?field?effect?transistor：金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的漂移層的構(gòu)造，通過縮小配置n型柱區(qū)域和p型柱區(qū)域的間距，能夠使n型柱區(qū)域高濃度化(低電阻化)。采用了超結(jié)構(gòu)造的功率mosfet與以往型的功率mosfet(不采用超結(jié)構(gòu)造的功率mosfet)相比，在相同的耐壓下能夠得到更低的導(dǎo)通電壓。

2、在將超結(jié)構(gòu)造應(yīng)用于igbt(insulated?gate?bipolar?transistor：絕緣柵雙極晶體管)而成的超結(jié)igbt中，通過從背面的p型集電極層注入的空穴，如以往型的igbt(不采用超結(jié)構(gòu)造的igbt)那樣發(fā)揮ie(injection?enhanced：注入增強(qiáng))效應(yīng)來增強(qiáng)傳導(dǎo)率調(diào)制，從而期待進(jìn)一步的低導(dǎo)通電壓化。

3、公開了如下技術(shù)：在以往型的igbt中，通過在n型漂移區(qū)域與p型基極區(qū)域之間設(shè)置n型電荷保持區(qū)域來限制從背面的p型集電極層注入的空穴的移動(dòng)，由此能夠?qū)崿F(xiàn)低導(dǎo)通電阻(例如參照專利文獻(xiàn)1)。

4、另外，公開了如下技術(shù)：在超結(jié)igbt中，與以往型的igbt相比能夠改善集電極-發(fā)射極間的導(dǎo)通電壓vce(sat)與關(guān)斷損耗eoff的折衷關(guān)系(例如參照專利文獻(xiàn)2)。

5、并且，公開了將n型柱區(qū)域和p型柱區(qū)域在深度方向上垂直地形成的超結(jié)構(gòu)造(例如參照非專利文獻(xiàn)1)。

6、專利文獻(xiàn)1：日本專利第3288218號(hào)公報(bào)

7、專利文獻(xiàn)2：日本特表2009-525610號(hào)公報(bào)

8、非專利文獻(xiàn)1：t.tamaki、“vertical?charge?imbalance?effect?on?600v-classtrench-filling?superjunction?power?mosfets”、the?23rd?international?symposiumon?power?semiconductor?devices&ic's、2011年5月23-26日、p.308-311

技術(shù)實(shí)現(xiàn)思路

1、發(fā)明要解決的問題

2、在專利文獻(xiàn)1、2和非專利文獻(xiàn)1中沒有公開能夠兼顧導(dǎo)通電壓的降低和耐壓的魯棒性的超結(jié)構(gòu)造。例如在專利文獻(xiàn)2中，p型柱區(qū)域與p型基極區(qū)域電連接，在導(dǎo)通狀態(tài)下從背面注入的空穴經(jīng)由p型柱區(qū)域和p型基極區(qū)域被排出到發(fā)射極端子。因而，為了降低導(dǎo)通電壓，需要通過縮小配置n型柱區(qū)域和p型柱區(qū)域的間距來使n型柱區(qū)域高濃度化。但是，縮小間距存在制造技術(shù)的極限，另外，通過使n型柱區(qū)域高濃度化，成為電子偏向于n型柱區(qū)域中流過而空穴偏向于p型柱區(qū)域中流過的導(dǎo)通狀態(tài)，因此導(dǎo)通電壓的降低存在極限。

3、另外，在如非專利文獻(xiàn)1那樣將n型柱區(qū)域和p型柱區(qū)域在深度方向上垂直地形成的構(gòu)造中，元件耐壓對柱區(qū)域的濃度的靈敏度變強(qiáng)，因此存在對于制造偏差的耐壓魯棒性顯著受損這樣的不良狀況。

4、本公開是為了解決這樣的問題而完成的，目的在于提供具有能夠兼顧導(dǎo)通電壓的降低和耐壓的魯棒性的超結(jié)構(gòu)造的半導(dǎo)體裝置、半導(dǎo)體裝置的控制方法以及半導(dǎo)體裝置的制造方法。

5、用于解決問題的方案

6、為了解決上述的問題，本公開所涉及的半導(dǎo)體裝置具有第一主面以及與第一主面相向的第二主面，具備：漂移層，包括在相對于第一主面及第二主面平行的方向上交替地配置的第一導(dǎo)電類型的第一柱區(qū)域和第二導(dǎo)電類型的第二柱區(qū)域；第二導(dǎo)電類型的基極區(qū)域，選擇性地配置于漂移層的第一主面?zhèn)龋粬艠O絕緣膜，以與基極區(qū)域相接的方式配置；柵極電極，以隔著柵極絕緣膜而與基極區(qū)域相向的方式配置；第一導(dǎo)電類型的電荷保持區(qū)域，配置于基極區(qū)域與第二柱區(qū)域之間；以及第一導(dǎo)電類型的發(fā)射極區(qū)域，選擇性地配置于基極區(qū)域中的第一主面?zhèn)鹊谋韺樱诙鶇^(qū)域中的作為第二主面?zhèn)鹊亩瞬康南露宋挥诒鹊谝恢鶇^(qū)域中的作為第二主面?zhèn)鹊亩瞬康南露丝康诙髅鎮(zhèn)鹊奈恢茫趯⒌诙鶇^(qū)域中的作為第一主面?zhèn)鹊亩瞬康纳隙说膶挾仍O(shè)為wp1、將第二柱區(qū)域中的與第一柱區(qū)域的下端相同的位置的寬度設(shè)為wp2以及將第二柱區(qū)域的下端的寬度設(shè)為wp3時(shí)，wp3>wp2且wp1>wp2。

7、發(fā)明的效果

8、根據(jù)本公開，能夠兼顧導(dǎo)通電壓的降低和耐壓的魯棒性。

9、本公開的目的、特征、方式以及優(yōu)點(diǎn)通過以下的詳細(xì)的說明和附圖將變得更清楚。

技術(shù)特征：

1.一種半導(dǎo)體裝置，具有第一主面以及與所述第一主面相向的第二主面，具備：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，還具備：

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，

5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，

7.根據(jù)權(quán)利要求1、2、5或6中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，

8.根據(jù)權(quán)利要求1至7中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，

9.根據(jù)權(quán)利要求1至7中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，

10.根據(jù)權(quán)利要求7至9中的任一項(xiàng)所述的半導(dǎo)體裝置，其中，

11.一種半導(dǎo)體裝置的控制方法，其中，

12.一種半導(dǎo)體裝置的制造方法，具備以下工序：

13.一種半導(dǎo)體裝置的制造方法，具備以下工序：

14.根據(jù)權(quán)利要求12或13所述的半導(dǎo)體裝置的制造方法，其中，還具備以下工序：

15.根據(jù)權(quán)利要求12至14中的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中，

技術(shù)總結(jié)
本公開所涉及的半導(dǎo)體裝置具備：漂移層，包括交替地配置的第一導(dǎo)電類型的第一柱區(qū)域和第二導(dǎo)電類型的第二柱區(qū)域；第二導(dǎo)電類型的基極區(qū)域，配置于漂移層的第一主面?zhèn)龋粬艠O絕緣膜，以與基極區(qū)域相接的方式配置；柵極電極，以隔著柵極絕緣膜的方式配置；第一導(dǎo)電類型的電荷保持區(qū)域，配置于基極區(qū)域與第二柱區(qū)域之間；以及第一導(dǎo)電類型的發(fā)射極區(qū)域，配置于基極區(qū)域中的第一主面?zhèn)鹊谋韺樱诙鶇^(qū)域中的作為第二主面?zhèn)鹊亩瞬康南露宋挥诒鹊谝恢鶇^(qū)域中的作為第二主面?zhèn)鹊亩瞬康南露丝康诙髅鎮(zhèn)鹊奈恢茫趯⒌诙鶇^(qū)域中的作為第一主面?zhèn)鹊亩瞬康纳隙说膶挾仍O(shè)為wp1、將第二柱區(qū)域中的與第一柱區(qū)域的下端相同的位置的寬度設(shè)為wp2以及將第二柱區(qū)域的下端的寬度設(shè)為wp3時(shí)，wp3>wp2且wp1>wp2。

技術(shù)研發(fā)人員：玉城朋宏,橋本誠,須藤陽平,出口忠義,河瀨光久
受保護(hù)的技術(shù)使用者：三菱電機(jī)株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/6