本申請涉及火箭領域,具體地,涉及一種基于時鐘倍頻和可編程鎖相環的時鐘同步方法及其系統。
背景技術:
1、在運載火箭閉路制導半實物仿真實驗中,飛行控制計算機、實時仿真機與慣性組(imu)之間的時鐘同步是關鍵環節。慣性組輸出的時鐘信號通常為100hz?rs422差分信號,通過輸入給飛行控制計算機實現時鐘同步。但在實際的閉路制導仿真實驗中,系統還包括一個實時仿真機,其模型調度頻率要求為1000hz,遠高于慣性組的輸出頻率。由于慣性組和仿真機的時鐘頻率不匹配無法直接進行時鐘同步,長時間運行會導致時鐘同步偏移,預計在1小時內時鐘偏移可能高達90ms,嚴重影響仿真精度?,F有的時鐘同步方案因為慣性測量單元輸出頻率低于仿真模型執行頻率的原因因而實時仿真機與慣性測量組件時鐘不同步,通過實時仿真機高精度定時卡提高時鐘精度以降低長時間運行時產生的時鐘漂移現象,但這些傳統方案通常隨著高精度定時卡的長時間使用,其時鐘穩定性也會出現下降從而造成時鐘漂移現象嚴重,難以滿足高精度仿真的同步需求。
2、因此,本申請提出了一種基于慣性導航單元輸出時鐘信號的系統架構設計方案,通過硬件電路和調度策略實現多個核心設備的時鐘同步和實時調度,提升系統的整體性能。
技術實現思路
1、本申請提出一種基于時鐘倍頻和可編程鎖相環的時鐘同步系統,包括:慣性測量單元、飛行控制計算機、差分時鐘信號轉換單元、時鐘倍頻與鎖相處理單元以及實時仿真機;慣性測量單元,用于輸出穩定的差分時鐘信號,并將該信號輸入給飛行控制計算機和差分時鐘信號轉換單元;飛行控制計算機,用于接收慣性測量單元輸出的差分時鐘信號,完成飛行控制計算機與慣性測量單元間的時鐘同步;差分時鐘信號轉換單元,用于接收慣性測量單元輸出的差分時鐘信號進行轉換,并將轉換后的時鐘信號發送給時鐘倍頻與鎖相處理單元;時鐘倍頻與鎖相處理單元,用于將轉換后的時鐘信號進行倍頻,并發送給實時仿真機;實時仿真機,用于對倍頻后的時鐘信號進行采集計數并進行分頻,按照設定的執行頻率調度實時仿真模型的計算任務,完成與慣性測量單元的時鐘同步。
2、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中慣性測量單元中包含高精度時鐘源,高精度時鐘源生成100hz差分時鐘信號。
3、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中差分時鐘信號轉換單元包括sn65hvd30芯片。
4、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中sn65hvd30芯片的r引腳、re引腳與時鐘倍頻與鎖相處理單元連接;vcc引腳與3.3v電源連接;gnd引腳接地;引腳a與第一電阻的一端連接,第一電阻的另一端與rx+線連接;引腳b與第二電阻的一端連接,第二電阻的另一端與rx-線連接。
5、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中sn65hvd30芯片中還包含第一差分放大器與第二差分放大器。
6、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中差分時鐘信號轉換單元將差分時鐘信號轉換為100hz?ttl時鐘信號。
7、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中時鐘倍頻與鎖相處理單元包括cdce913鎖相環倍頻芯片。
8、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中cdce913鎖相環倍頻芯片的xin/clk引腳與sn65hvd30芯片的r引腳連接;s0引腳接地;vdd引腳與1.8v電源連接,vctr引腳與電阻r27的一端連接,電阻r27的另一端與1.8v電源連接;電阻r27的一端還與電容c6的一端連接,電容c6的另一端接地;芯片的兩個gnd引腳均接地;兩個vddout引腳均與3.3v電源連接;s1/sda、s2/scl引腳通過接插件引出;y1引腳與實施仿真機連接。
9、如上所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其中時鐘倍頻與鎖相處理單元將轉換后的100hz?ttl時鐘信號,倍頻為10000hz?ttl時鐘信號。
10、一種基于時鐘倍頻和可編程鎖相環的時鐘同步方法,包括以下步驟:生成差分時鐘信號;將生成的差分時鐘信號發送給飛行控制計算機,完成時鐘同步;將生成的差分時鐘信號進行信號轉換;對轉換后的時鐘信號進行倍頻;對倍頻后的時鐘信號進行采集計數并進行分頻,按照設定的執行頻率調度實時仿真模型的計算任務,完成時鐘同步。
11、本申請具有以下有益效果:
12、本申請通過可編程的鎖相環和高精度時鐘倍頻電路,實現了慣性測量單元與實時仿真機之間的高精度時鐘同步。通過cdce913的可編程特性,可以根據不同仿真任務要求靈活調整時鐘頻率,確保時鐘偏差控制在10微秒以內,并且對電源噪聲不敏感,適合復雜電源環境下的應用,該系統在閉路制導仿真實驗中的時鐘同步性能得到了顯著提升。
1.一種基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其特征在于,包括:慣性測量單元、飛行控制計算機、差分時鐘信號轉換單元、時鐘倍頻與鎖相處理單元以及實時仿真機;
2.如權利要求1所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其特征在于,慣性測量單元中包含高精度時鐘源,高精度時鐘源生成100hz差分時鐘信號。
3.如權利要求1所述的基于時鐘倍頻和可編程鎖相環的時鐘同步方法,其特征在于,差分時鐘信號轉換單元包括sn65hvd30芯片。
4.如權利要求3所述的基于時鐘倍頻和可編程鎖相環的時鐘同步方法,其特征在于,sn65hvd30芯片的r引腳、re引腳與時鐘倍頻與鎖相處理單元連接;vcc引腳與3.3v電源連接;gnd引腳接地;引腳a與第一電阻的一端連接,第一電阻的另一端與rx+線連接;引腳b與第二電阻的一端連接,第二電阻的另一端與rx-線連接。
5.如權利要求3所述的基于時鐘倍頻和可編程鎖相環的時鐘同步方法,其特征在于,sn65hvd30芯片中還包含第一差分放大器與第二差分放大器。
6.如權利要求3-5任一項所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其特征在于,差分時鐘信號轉換單元將差分時鐘信號轉換為100hz?ttl時鐘信號。
7.如權利要求1所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其特征在于,時鐘倍頻與鎖相處理單元包括cdce913鎖相環倍頻芯片。
8.如權利要求6所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其特征在于,cdce913鎖相環倍頻芯片的xin/clk引腳與sn65hvd30芯片的r引腳連接;s0引腳接地;vdd引腳與1.8v電源連接,vctr引腳與電阻r27的一端連接,電阻r27的另一端與1.8v電源連接;電阻r27的一端還與電容c6的一端連接,電容c6的另一端接地;芯片的兩個gnd引腳均接地;兩個vddout引腳均與3.3v電源連接;s1/sda、s2/scl引腳通過接插件引出;y1引腳與實施仿真機連接。
9.如權利要求7-8任一項所述的基于時鐘倍頻和可編程鎖相環的時鐘同步系統,其特征在于,時鐘倍頻與鎖相處理單元將轉換后的100hz?ttl時鐘信號,倍頻為10000hz?ttl時鐘信號。
10.一種基于時鐘倍頻和可編程鎖相環的時鐘同步方法,其特征在于,包括以下步驟: