專利名稱：基于fpga的mvb數字量輸入模塊的制作方法
技術領域：
本發明涉及一種MVB數字量輸入模塊，尤其涉及一種基于FPGA的MVB數字 量輸入模塊。
背景技術：
MVB是將位于同一車輛，或固定重聯的不同車輛中的標準設備連接到列車通 信網絡上的車輛總線。MVB采用主-從方式，介質訪問由總線上唯一的主設備集 中控制。主設備將總線的帶寬分為兩部分，即周期性的固定分配的部分(周期 相)和按需分配的部分(偶發相)。周期相傳送過程數據，偶發相傳送消息數據。 MVB中的設備按性能可以分為0類 5類共6種類型，其中，O類設備不具有數 據通信能力，主要包括中繼器和總線耦合器等；1類設備具有過程數據性能和設 備狀態響應性能；2/3/4/5類設備除具有l類設備的性能外，還具有消息數據性 能，其中4類和5類設備還具有總線管理能力，可以作為總線主。
數字量輸入信號在MVB總線上是通過過程數據傳輸的，具有過程數據能力 MVB設備為1類設備。傳統的MVB數字量輸入模塊由如圖1所示的CPU 1、 MVB 協議控制器2、 DI采集隔離電路3和MVB物理接口 5組成，由于CPU中含有軟 件，在列車通信網絡現場較大干擾環境下可靠性不如硬件電路，因此能夠由硬 件完成的工作盡量不要用軟件做。

發明內容
本發明針對上述課題的提出，而研制一種采用現場可編程門陣列(FPGA) 將原來需要由CPU和MVB協議控制器完成的功能集中在FPGA中的MVB數字量輸 入模塊。本發明的采用的具體技術手段如下
一種基于FPGA的MVB數字量輸入模塊，包括DI采集隔離電路和MVB物理 接口，其特征在于還包括內部設有曼徹斯特編解碼單元、邏輯控制單元和DI 處理單元的FPGA;
所述曼徹斯特編解碼單元用于將邏輯控制單元送來的數據轉換為曼徹斯特 碼，或將MVB總線通過MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯數據送 給邏輯控制單元；
所述邏輯控制單元用于將DI處理單元傳送回來的數字信號通過曼徹斯特編解碼單元進行編碼后通過MVB物理接口輸入到MVB總線上；
所述DI處理單元用于對DI采集隔離電路傳回的信號進行濾波處理；
所述DI采集隔離電路將采集的信號傳送給FPGA進行處理后，通過MVB物 理接口傳送到MVB總線上。
還包括MVB地址配置器通過數據線連接到FPGA上為輸入模塊分配設備地址 和邏輯地址；所述MVB地址配置器由編碼開關構成。
同現有技術相比，本發明的優點是顯而易見的，該MVB數字量輸入模塊符 合IEC-61375的標準；FPGA是一種硬件芯片，其可靠性和穩定性要遠高于CPU 軟件，另外將CPU和MVB協議控制器由一片FPGA完成，簡化了電路結構。由于 其結構簡單和便于生產適于在機車領域廣泛推廣。


圖1為含CPU的MVB數字量采集模塊電路結構框圖2為本發明采用FPGA的MVB數字量輸入模塊電路結構框圖3為本發明實施例中邏輯控制單元的控制邏輯狀態圖。
圖中1、 CPU, 2、 MVB協議控制器，3、 DI釆集隔離電路，5、 MVB物理接
口， 6、 FPGA， 601、邏輯控制單元，602、曼徹斯特編解碼單元，603、 DI處理
單元，7、 MVB地址配置器。
具體實施例方式
如圖2所示一種基于FPGA的MVB數字量輸入模塊是將相應設備上的信號， 經過處理后傳送到MVB總線上的裝置，由DI采集隔離電路3、 MVB物理接口 5 、 MVB地址配置器7和內部設有曼徹斯特編解碼單元602、邏輯控制單元601及DI 處理單元603的FPGA 6構成；其中所述曼徹斯特編解碼單元602既曼徹斯特編 解碼器，由編碼器和解碼器兩部分組成，編碼器負責將邏輯控制單元601送來 的數據轉換為曼徹斯特碼，并加上幀頭幀尾(MVB鏈路層數據以幀為基本單位， 除幀頭幀尾外，MVB的數據幀全部為標準曼徹斯特碼。根據幀為主幀或從幀，幀 頭有不同的編碼。MVB的幀尾為0. 75BT+125nS的低電平)。解碼器監測線路電平 的下降沿并作為每一個幀的開始，判斷幀頭數據正確后，對其后的曼徹斯特碼 數據進行解碼，轉換為正常的邏輯數據，送給邏輯控制單元601。
其中曼徹斯特編解碼單元602接收每一個主幀，并將其輸出給邏輯控制單元 601，邏輯控制單元601將其讀出并與本設備的各端口屬性的進行比較。如果相 同則將對應端口的"端口有效標志"置位。端口有效置位后，在協議限定的時 間范圍內(源端口 2 6uS內發送從幀，宿端口忽略1.3mS之后的從幀)，將通信存儲器中對應端口的數據寫入曼徹斯特編解碼單元602 (源)或從曼徹斯特編解
碼單元602中將數據讀入通信存儲器(宿)。通信存儲器和曼徹斯特編解碼單元 602之間通過邏輯控制單元601聯系。對于源端口，邏輯控制單元601首先給曼 徹斯特編解碼單元602發送啟動命令，曼徹斯特編解碼單元602自動加上一個 從幀幀頭，然后邏輯控制單元601將通信存儲器中的數據按8位寬度依次讀取， 送給曼徹斯特編解碼單元602，經過規定的位長后，附加一個8位的CRC校驗(大 于64位的數據每64位附加一個8位CRC校驗，小子等于64位的數據在數據末 尾附加一個8位CRC校驗)。對于宿端口，邏輯控制單元601將曼徹斯特編解碼 單元602解碼后的信號讀入，寫到臨時緩存區內，每經過規定的位長，即讀入 一個8位的CRC校驗，將讀入的CRC校驗與自身產生的CRC校驗進行比較，如 不一致則置位"信號錯誤"標志，緩存區內的數據不存入過程數據存儲器內； 如果整個數據都無CRC錯誤，將緩存區內的數據依次存入過程數據存儲區內。 邏輯控制單元601的處理狀態如圖3所示。DI處理單元603用于對DI采集隔離 電路3傳回的信號進行濾波處理；對于每個數字量輸入信號，DI處理單元603 連續采樣10次，只有10次信號都相同，才認為輸入的信號穩定有效，這樣相 當于濾波處理，能夠很好地濾除掉輸入信號中的高頻干擾。
DI采集隔離電路3釆用采用光耦隔離TLP124使輸入端和FPGA隔離開，能 夠有效抵抗共模干擾。為方便應用該模塊還設有MVB地址配置器7，由模擬量輸 入模塊電路板上的編碼開關配置，編碼開關可以編碼8位二進制。MVB的設備地 址和邏輯地址為12位二進制，編碼開關和MVB的設備地址和邏輯地址的對應關 系為MVB設備地址二MVB邏輯地址=編碼值*16。這樣在不同的應用中可以方便 的設置編碼址就可以確定MVB設備地址和邏輯地址。使用時DI采集隔離電路將 采集的信號傳送給FPGA進行處理后，通過MVB物理接口傳送到MVB總線上，同 傳統模塊完成同樣的功能，而且該模塊的穩定遠遠高于傳統帶CPU的模塊。
以上所述，僅為本發明較佳的具體實施方式
，但本發明的保護范圍并不局 限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，根據本 發明的技術方案及其發明構思加以等同替換或改變，都應涵蓋在本發明的保護 范圍之內。
權利要求
1、一種基于FPGA的MVB數字量輸入模塊，包括DI采集隔離電路和MVB物理接口，其特征在于還包括內部設有曼徹斯特編解碼單元、邏輯控制單元和DI處理單元的FPGA；所述曼徹斯特編解碼單元用于將邏輯控制單元送來的數據轉換為曼徹斯特碼，或將MVB總線通過MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯數據送給邏輯控制單元；所述邏輯控制單元用于將DI處理單元傳送回來的數字信號通過曼徹斯特編解碼單元進行編碼后通過MVB物理接口輸入到MVB總線上；所述DI處理單元用于對DI采集隔離電路傳回的信號進行濾波處理；所述DI采集隔離電路將采集的信號傳送給FPGA進行處理后，通過MVB物理接口傳送到MVB總線上。
2、 根據權利要求1所述的基于FPGA的MVB數字量輸入模塊，其特征在于 還包括MVB地址配置器通過數據線連接到FPGA上為輸入模塊分配設備地址和邏 輯地址。
3、 根據權利要求2所述的基于FPGA的MVB數字量輸入模塊，其特征在于 所述MVB地址配置器由編碼開關構成。
全文摘要
本發明公開了一種基于FPGA的MVB數字量輸入模塊，包括DI采集隔離電路和MVB物理接口，其特征在于還包括內部設有曼徹斯特編解碼單元、邏輯控制單元和DI處理單元的FPGA；所述DI采集隔離電路將采集的信號傳送給FPGA進行處理后，通過MVB物理接口傳送到MVB總線上；并且還配有MVB地址配置器輸入模塊分配設備地址和邏輯地址。該MVB數字量輸入模塊符合IEC-61375的標準，具有高可靠性和高穩定性，其中CPU和MVB協議控制器由一片FPGA完成，簡化了電路結構特別適合在機車領域廣泛使用。
文檔編號H04L12/40GK101478468SQ20091001013
公開日2009年7月8日 申請日期2009年1月16日 優先權日2009年1月16日
發明者瑞 劉, 鋒 王, 陳玉飛 申請人:中國北車股份有限公司大連電力牽引研發中心