專利名稱：發(fā)送設備及方法、接收設備及方法、程序、以及傳輸系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及發(fā)送設備、發(fā)送方法、接收設備、接收方法、程序以及傳輸系統(tǒng)，并且具體地涉及一種允許在設備中進行數(shù)據(jù)的高效發(fā)送和接收的發(fā)送設備、發(fā)送方法、接收設備、 接收方法、程序以及傳輸系統(tǒng)。
背景技術：
隨著信息量的增加，提高信號處理大規(guī)模集成電路(LSI)之間的接口的傳輸速度正在變得必要。為了滿足這個需要，使用了增加信號處理的并行信道的數(shù)目、提高接口的時鐘頻率、降低信號電壓等等的技術。然而，如果使用這些技術，則抗噪性惡化并且變得難以正確地傳輸數(shù)據(jù)。此外，在抑制例如移動裝置的信號處理LSI之間的接口的功耗所需的接口上，促使降低電壓，盡管不強烈要求提高傳輸速度，但難以正確地傳輸數(shù)據(jù)。為了解決這樣的問題，在相關領域中，進行傳輸信道的電性能改進(諸如，時鐘數(shù)據(jù)恢復(CDR)電路和均衡器的性能的改進)，并且還使用接收側對由于噪聲所生成的錯誤的檢測的錯誤檢測碼。已經(jīng)檢測到錯誤的接收側上的LSI請求發(fā)送側上的LSI重傳數(shù)據(jù)并且數(shù)據(jù)再次被發(fā)送和接收。以這樣的方式，確保針對錯誤的對策。在例如2003 年 1 月 7 日的 krial ATA =High Speed Serialized AT AttachmentRevision 1. Oa中描述了該相關領域的示例。

發(fā)明內容
信號處理LSI之間的接口所需的傳輸容量正在加速增加。在其中重傳數(shù)據(jù)的相關領域方法中，在接收側LSI中需要準備具有相當大容量的數(shù)據(jù)緩沖器。此外，如果接收側 LSI等待數(shù)據(jù)重傳，則不能按時執(zhí)行接收側LSI中的處理。因此，這個方法變得不是一個實用的實施方法。存在對允許在設備中進行數(shù)據(jù)的高效發(fā)送和接收的技術的需要。根據(jù)本公開的實施例，提供了一種發(fā)送設備，包括設置單元，被配置為設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度；糾錯碼計算器，被配置為對作為信息字的傳輸對象數(shù)據(jù) (transmission-subject data)來計算具有設置單元設置的數(shù)據(jù)長度的糾錯碼；以及發(fā)送單元，被配置為向相同設備中存在的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由糾錯碼計算器計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。根據(jù)本公開的另一實施例，提供了一種發(fā)送方法，包括設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼，以及向存在于相同設備中的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。根據(jù)本公開的另一實施例，提供了一種用于使得計算機執(zhí)行處理的程序，所述處理包括設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼，以及向存在于相同設備中的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。根據(jù)本公開的另一實施例，提供了一種接收設備，包括接收單元，被配置為接收從在相同設備中提供的發(fā)送設備所發(fā)送的編碼數(shù)據(jù)。所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。接收設備還包括設置單元，被配置為設置糾錯碼的數(shù)據(jù)長度；糾錯單元，被配置為基于被包括在所述編碼數(shù)據(jù)中的并且具有由設置單元設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯；以及處理單元，被配置為執(zhí)行對糾錯產生的傳輸對象數(shù)據(jù)的處理。根據(jù)本公開的另一實施例，提供了一種接收方法，包括接收從相同設備中提供的發(fā)送設備所發(fā)送編碼數(shù)據(jù)。所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。所述接收方法還包括設置糾錯碼的數(shù)據(jù)長度，基于被包括在所述編碼數(shù)據(jù)中的并且具有設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯，以及執(zhí)行對由糾錯產生的傳輸對象數(shù)據(jù)的處理。根據(jù)本公開的另一實施例，提供了一種用于使得計算機執(zhí)行處理的程序，所述處理包括接收從在相同設備中提供的發(fā)送設備發(fā)送的編碼數(shù)據(jù)。所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。所述處理還包括設置糾錯碼的數(shù)據(jù)長度，基于被包括在所述編碼數(shù)據(jù)中的并且具有設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯，以及執(zhí)行對由糾錯產生的傳輸對象數(shù)據(jù)的處理。根據(jù)本公開的另一實施例，提供了一種包括發(fā)送設備和接收設備的傳輸系統(tǒng)。所述發(fā)送設備包括設置單元，設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度；糾錯碼計算器，為作為信息字的傳輸對象數(shù)據(jù)計算具有被所述設置單元設置的數(shù)據(jù)長度的糾錯碼；以及發(fā)送單元，向接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由糾錯碼計算器計算而獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。所述接收設備包括接收單元，接收編碼數(shù)據(jù)；設置單元，設置糾錯碼的數(shù)據(jù)長度；糾錯單元，基于被包括在編碼數(shù)據(jù)中的并且具有由所述設置單元設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯；以及處理單元，執(zhí)行對由糾錯產生的傳輸對象數(shù)據(jù)的處理。在所述發(fā)送設備中，根據(jù)本公開的以上描述的實施例的發(fā)送方法和程序，設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度并且為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼。此外，向存在于相同設備中的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。在所述接收裝置中，根據(jù)本公開以上描述的實施例的接收方法和程序，接收從在相同設備中提供的發(fā)送設備發(fā)送的編碼數(shù)據(jù)。所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。在所述接收設備、所述接收方法、和所述程序中，設置糾錯碼的數(shù)據(jù)長度并且基于被包括在所述編碼數(shù)據(jù)中的并且具有設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯。此外，執(zhí)行對由糾錯產生的傳輸對象數(shù)據(jù)的處理。在根據(jù)本公開以上描述的實施例的傳輸系統(tǒng)中，通過發(fā)送設備，設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度并且為作為信息字的傳輸對象數(shù)據(jù)計算具有設置的數(shù)據(jù)長度的糾錯碼。此外，向接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。通過接收設備，接收從發(fā)送設備發(fā)送的編碼數(shù)據(jù)并且設置糾錯碼的數(shù)據(jù)長度。此外，基于被包括在所述編碼數(shù)據(jù)中的并且具有設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯并且執(zhí)行對由糾錯產生的傳輸對象數(shù)據(jù)的處理。本公開的實施例允許在設備中進行數(shù)據(jù)的高效的發(fā)送和接收。


圖1是示出傳輸系統(tǒng)的第一配置示例的圖；圖2是示出傳輸數(shù)據(jù)的重排的示例的圖；圖3是示出糾錯編碼的示例的圖；圖4是示出傳輸幀的幀配置的圖；圖5是示出糾錯解碼的示例的圖；圖6是解釋發(fā)送側塊的發(fā)送處理的流程圖；圖7是解釋接收側塊的接收處理的流程圖；圖8是示出發(fā)送側塊和接收側塊的配置的修改示例的圖；圖9是示出傳輸系統(tǒng)的第二配置示例的圖；圖10是示出傳輸系統(tǒng)的第三配置示例的圖；圖11是示出傳輸系統(tǒng)的第四配置示例的圖；圖12是示出傳輸系統(tǒng)的第五配置示例的圖；圖13是解釋發(fā)送側塊的奇偶校驗數(shù)(parity number)設置處理的流程圖；圖14是解釋接收側塊的奇偶校驗數(shù)設置處理的流程圖；以及圖15是示出計算機配置示例的圖。
具體實施例方式<第一實施例>[塊配置]圖1是示出根據(jù)本公開的一個實施例的傳輸系統(tǒng)的第一配置示例的圖。圖1的傳輸系統(tǒng)1由發(fā)送側塊11和接收側塊12組成。例如，通過不同的LSI或相同的LSI實現(xiàn)發(fā)送側塊11和接收側塊12并且在處理信息的同一設備(諸如，數(shù)碼相機、 蜂窩電話、或者個人計算機)中提供它們。在圖1的示例中，發(fā)送側塊11經(jīng)由一傳輸路徑連接至接收側塊12。在發(fā)送側塊11和接收側塊12之間的傳輸路徑可以是有線傳輸路徑或無線傳輸路徑。
發(fā)送側塊11包括信號處理器21、重排處理器22、糾錯碼(ECC)處理器23、組幀 (framing)部分Μ、調制器25、數(shù)模轉換器(DAC)沈、以及發(fā)送放大器27。信號處理器21執(zhí)行各種類型的信號處理，并且向重排處理器22輸出傳輸數(shù)據(jù)，所述傳輸數(shù)據(jù)通過執(zhí)行信號處理而獲得并且是傳輸對象數(shù)據(jù)，諸如圖像數(shù)據(jù)、文本數(shù)據(jù)、以及音頻數(shù)據(jù)。還可以將傳輸數(shù)據(jù)從發(fā)送側塊11外部的電路輸入到重排處理器22。例如，可以將配置由外部成像元件(諸如，互補金屬氧化物半導體(CM0Q傳感器)取得的圖像的像素數(shù)據(jù)作為傳輸數(shù)據(jù)以一個像素數(shù)據(jù)為單位順序地輸入。重排處理器22獲取從信號處理器21提供的傳輸數(shù)據(jù)并且重排獲取的傳輸數(shù)據(jù)。 例如，如果傳輸數(shù)據(jù)是其中一個碼元由預定數(shù)目的位(諸如，12位)組成的數(shù)據(jù)，則在重排處理器22中通過數(shù)據(jù)重排將這個數(shù)據(jù)轉換成以8位為單位的數(shù)據(jù)。圖2是示出傳輸數(shù)據(jù)的重排的示例的圖。圖2中左側示出的四個垂直長塊表示碼元Sl到S4，其每個為12位的數(shù)據(jù)。垂直方向的每個塊的長度表示12位。例如，如果碼元Sl到S4作為傳輸數(shù)據(jù)被輸入，則重排處理器22以輸入順序以8 位為單位收集數(shù)據(jù)并且重排輸入數(shù)據(jù)至箭頭指示部分所示的碼元si到s6，其是以8位為單位的數(shù)據(jù)。碼元si由來自碼元Sl的第一位到第八位的8位組成。碼元s2由來自碼元Sl的第九位到第十二位的4位和來自碼元S2的第一位到第四位的4位的總共8位組成。碼元 s3由來自碼元S2的第五位到第十二位的8位組成。碼元s4由來自碼元S3的第一位到第八位的8位組成。碼元s5由來自碼元S3的第九位到第十二位的4位和來自碼元S4的第一位到第四位的4位的總共8位組成。碼元s6由來自碼元S4的第五位到第十二位的8位組成。在一些情況下，配置傳輸數(shù)據(jù)的每個碼元由不同于12位的位數(shù)表示。重排處理器 22執(zhí)行重新定界(re-delimiting)數(shù)據(jù)的處理以便將傳輸數(shù)據(jù)轉換至以8位為單位的數(shù)據(jù)，使得可以通過后級處理器中的相同處理來生成傳輸幀，而與表示傳輸數(shù)據(jù)的每個碼元的位數(shù)無關。重排處理器22將通過重排獲得的以8位為單位的傳輸數(shù)據(jù)輸出到ECC處理
23 οECC處理器23基于從重排處理器22提供的以8位為單位的傳輸數(shù)據(jù)，計算用于傳輸數(shù)據(jù)的糾錯的糾錯碼。此外，ECC處理器23通過將作為由計算獲得的糾錯碼的奇偶校驗添加到傳輸數(shù)據(jù)來執(zhí)行糾錯編碼。作為糾錯碼，例如，使用Reed Solomon碼。圖3是示出通過ECC處理器23的糾錯編碼的示例的圖。ECC處理器23以8位為單位向多項式生成器施加預定數(shù)目的傳輸數(shù)據(jù)作為信息字以便生成并且計算奇偶校驗。例如，由ECC處理器23獲得的奇偶校驗還被計算作為以8位為單位的數(shù)據(jù)。如由白色箭頭所指示的部分，ECC處理器23將通過計算獲得的奇偶校驗添加到信息字以便生成碼字。ECC處理器23向組幀部分M輸出編碼數(shù)據(jù)作為生成的碼字的數(shù)據(jù)。組幀部分M在有效載荷(payload)中存儲從ECC處理器23提供的編碼數(shù)據(jù)并且向有效載荷添加包括與傳輸數(shù)據(jù)有關的信息的首標和腳標(footer)，以便因此生成分組。此外，組幀部分M向分組的開始添加表示分組數(shù)據(jù)的開始位置的開始碼并且向分組的結尾添加表示分組數(shù)據(jù)的結束位置的結束碼，以便生成傳輸幀。圖4是示出傳輸幀的幀配置的圖。如圖4所示，通過向其中存儲編碼數(shù)據(jù)的有效載荷添加首標和腳標來配置一個分組。此外，通過向分組添加開始碼和結束碼來配置傳輸幀。組幀部分M從開始數(shù)據(jù)順序地向調制器25輸出幀數(shù)據(jù)，作為具有圖4所示的幀配置的傳輸幀的數(shù)據(jù)。調制器25通過預定系統(tǒng)將由組幀部分M提供的幀數(shù)據(jù)進行調制并且向DAC 26 輸出經(jīng)調制的幀數(shù)據(jù)。DAC 26對從調制器25提供的幀數(shù)據(jù)執(zhí)行D/A轉換并且向發(fā)送放大器27輸出通過 D/A轉換獲得的模擬信號。發(fā)送放大器27調整從DAC 26提供的信號的信號電壓并且發(fā)送經(jīng)調整的信號。接收側塊12包括接收放大器31、時鐘再現(xiàn)器32、模數(shù)轉換器(ADC) 33、解調器 34、幀同步部分35、ECC處理器36、重排處理器37、以及信號處理器38。從發(fā)送塊11的發(fā)送放大器27輸出的信號被輸入到接收放大器31。接收放大器31接收從發(fā)送側塊11發(fā)送的信號并且調整信號電壓以便輸出作為結果的信號。從接收放大器31輸出的信號被輸入至時鐘再現(xiàn)器32和ADC 33。時鐘再現(xiàn)器32通過檢測輸入信號的邊緣來提供位同步并且基于邊緣檢測周期 (cycle)再現(xiàn)時鐘信號。時鐘再現(xiàn)器32向ADC 33輸出經(jīng)再現(xiàn)的時鐘信號。ADC 33根據(jù)由時鐘再現(xiàn)器32再現(xiàn)的時鐘信號執(zhí)行輸入信號的采樣并且向解調器 34輸出通過采樣獲得的幀數(shù)據(jù)。解調器34通過與發(fā)送側塊11的調制器25中的調制系統(tǒng)對應的系統(tǒng)來解調幀數(shù)據(jù)，并且向幀同步部分35輸出經(jīng)解調的幀數(shù)據(jù)。幀同步部分35從解調器34提供的幀數(shù)據(jù)檢測開始碼和結束碼并且提供幀同步。 幀同步部分35檢測從開始碼到結束碼的數(shù)據(jù)作為分組數(shù)據(jù)，并且向ECC處理器36輸出存儲于有效載荷中的編碼數(shù)據(jù)。ECC處理器36基于從幀同步部分35提供的編碼數(shù)據(jù)中包括的奇偶校驗執(zhí)行糾錯計算以便因此檢測傳輸數(shù)據(jù)中的錯誤并校正檢測的錯誤。圖5是示出通過ECC處理器36進行糾錯解碼的示例的圖。例如，以下將關于這種情況進行描述其中將圖5的上面一行所示的碼字的數(shù)據(jù)作為編碼數(shù)據(jù)從發(fā)送側塊11發(fā)送并且接收由白色箭頭#11所指示的部分所示的數(shù)據(jù)。圖 5中接收數(shù)據(jù)中的El和E2表示包括錯誤的位。在這種情況下，ECC處理器36基于奇偶校驗執(zhí)行糾錯計算以便因此檢測位El和 E2并且如白色箭頭#12所指示的部分所示地校正所述位。ECC處理器36為每個碼字執(zhí)行糾錯解碼并且向重排處理器37輸出由糾錯產生的傳輸數(shù)據(jù)。重排處理器37以與發(fā)送側塊11的重排處理器22的重排順序相反的順序來重排 ECC處理器36提供的以8位為單位的傳輸數(shù)據(jù)。即，在重排處理器37中，執(zhí)行參照圖2描述的處理的相反處理，并且將以8位為單位的傳輸數(shù)據(jù)轉換至以預定位數(shù)(諸如，12位)為單位的傳輸數(shù)據(jù)。重排處理器37向信號處理器38輸出通過重排獲得的傳輸數(shù)據(jù)。
信號處理器38通過使用重排處理器37提供的傳輸數(shù)據(jù)執(zhí)行各種類型的處理。例如，如果傳輸數(shù)據(jù)是配置一個幀的圖像的像素數(shù)據(jù)，則信號處理器38基于像素數(shù)據(jù)生成一個幀圖像并且執(zhí)行各種類型的處理，諸如，壓縮圖像數(shù)據(jù)、顯示圖像數(shù)據(jù)、以及在記錄介質上記錄圖像數(shù)據(jù)。[塊的操作]以下將描述一系列的具有圖1的配置的發(fā)送側塊11和接收側塊12的處理。首先， 將參照圖6的流程圖描述發(fā)送側塊11的發(fā)送處理。在步驟Si，信號處理器21執(zhí)行信號處理并且輸出通過信號處理獲得的傳輸數(shù)據(jù)。在步驟S2，重排處理器22獲取信號處理器21提供的傳輸數(shù)據(jù)并且如參照圖2所描述的重排數(shù)據(jù)。在步驟S3，ECC處理器23基于通過重排獲得的以8位為單位的傳輸數(shù)據(jù)計算奇偶校驗并且添加奇偶校驗到傳輸數(shù)據(jù)以便因此執(zhí)行糾錯編碼。在步驟S4,組幀部分M將通過糾錯編碼獲得的編碼數(shù)據(jù)存儲在有效載荷中并且向有效載荷添加首標和腳標以便因此生成分組。此外，組幀部分M通過向分組的開始添加開始碼和向尾部結尾添加結束碼來執(zhí)行組幀。在步驟S5，調制器25為用于配置通過組幀獲得的傳輸幀的幀數(shù)據(jù)執(zhí)行調制處理。在步驟S6，DAC 26為通過調制處理獲得的幀數(shù)據(jù)執(zhí)行D/A轉換。在步驟S7,發(fā)送放大器27向接收側塊12發(fā)送通過D/A轉換獲得的信號。重復執(zhí)行步驟S2到S7的處理直至表示基于從信號處理器21輸出的傳輸數(shù)據(jù)生成的幀數(shù)據(jù)的信號傳輸?shù)慕Y束。下一步，將參照圖7的流程圖描述接收側塊12的接收處理。在步驟S11，接收放大器31接收從發(fā)送側塊11發(fā)送的信號并且調整信號電壓。在步驟S12，時鐘再現(xiàn)器32檢測從接收放大器31提供的信號的邊緣并且再現(xiàn)時鐘信號。在步驟S13，ADC 33根據(jù)通過時鐘再現(xiàn)器32再現(xiàn)的時鐘信號執(zhí)行采樣。在步驟S14，解調器34為通過采樣獲得的幀數(shù)據(jù)執(zhí)行解調處理。在步驟S15，幀同步部分35通過從解調器34提供的幀數(shù)據(jù)檢測開始碼和結束碼來提供幀同步。幀同步部分35向ECC處理器36輸出存儲于有效載荷中的編碼數(shù)據(jù)。在步驟S16，ECC處理器36基于編碼數(shù)據(jù)執(zhí)行糾錯解碼并且校正傳輸數(shù)據(jù)中的錯誤。在步驟S17，重排處理器37重排由糾錯產生的傳輸數(shù)據(jù)以便生成以與發(fā)送側塊11 中的信號處理器21輸出的數(shù)據(jù)的預定位數(shù)相同的預定位數(shù)為單位的傳輸數(shù)據(jù)。重復步驟 Sll至S17的處理直至表示從發(fā)送側塊11發(fā)送的幀數(shù)據(jù)的信號處理結束。當表示幀數(shù)據(jù)的信號的處理結束時，在步驟S18，信號處理器38基于從重排處理器37提供的傳輸數(shù)據(jù)執(zhí)行信號處理。在信號處理的結束定時，信號處理器38結束處理。如上文所述，在由發(fā)送側塊11和接收側塊12組成傳輸系統(tǒng)1中，通過使用被添加到傳輸數(shù)據(jù)的糾錯碼來校正傳輸路徑上生成的傳輸數(shù)據(jù)中的錯誤。由于這個特點，當生成傳輸數(shù)據(jù)中的錯誤時，不需要請求發(fā)送側塊11重傳傳輸數(shù)據(jù)。因此，確保了針對錯誤的對策，可以確保數(shù)據(jù)傳輸?shù)膶崟r特征。此外，因為不需要提供用于重傳請求的傳輸路徑，可以實現(xiàn)電路配置的簡化和成本降低。圖8示出了沒有配備ECC處理器的發(fā)送側塊11和接收側塊12的配置。在圖8的發(fā)送側塊11中，提供錯誤檢測編碼器51來代替ECC處理器23。在接收側塊12中，提供錯誤檢測器61來代替ECC處理器36。發(fā)送側塊11的錯誤檢測編碼器51基于從重排處理器22提供的傳輸數(shù)據(jù)計算錯誤檢測碼并且將通過計算獲得的錯誤檢測碼添加到傳輸數(shù)據(jù)。在發(fā)送側塊11中的組幀部分對、調制器25、DAC 26、和發(fā)送放大器27中執(zhí)行與以上描述的處理類似的處理，并且通過使用傳輸幀向接收側塊12發(fā)送添加了錯誤檢測碼的傳輸數(shù)據(jù)。對于向接收側塊12提供的傳輸數(shù)據(jù)，在接收放大器31、ADC 33、解調器34、和幀同步部分35中執(zhí)行與上述處理類似的處理。結果，將添加了錯誤檢測碼的傳輸數(shù)據(jù)提供至錯誤檢測器61。錯誤檢測器61基于錯誤檢測碼檢測傳輸數(shù)據(jù)中的錯誤并且向信號處理器38 輸出表示檢測結果的信息。在信號處理器38的數(shù)據(jù)緩沖器62中存儲表示檢測結果的信息。信號處理器38基于存儲于數(shù)據(jù)緩沖器62中的信息來確定是否檢測到傳輸數(shù)據(jù)中的錯誤。如果信號處理器38確定檢測到錯誤，其要求發(fā)送側塊11的信號處理器21重傳數(shù)據(jù)。如果發(fā)送側塊11和接收側塊12具有圖8所示的配置，當生成傳輸錯誤時，接收側塊12需要請求發(fā)送側塊11重傳送數(shù)據(jù)。因此，不能確保實時特征并且電路配置也復雜。<第二實施例>圖9是示出傳輸系統(tǒng)1的第二配置示例的圖。在圖9所示的配置中，與圖1所示的相同配置被給予相同的數(shù)字。相應地省略了重復的描述。在圖9的傳輸系統(tǒng)1中，定義糾錯能力的奇偶校驗數(shù)是可變的并且可以從塊的外部進行設置。從相同設備中與發(fā)送側塊11和接收側塊12 —起提供的電路輸出的奇偶校驗數(shù)指令(order)信息經(jīng)由發(fā)送側塊11的外部引腳IlA被輸入到ECC處理器23并且經(jīng)由接收側塊12的外部引腳12A被輸入到ECC處理器36。奇偶校驗數(shù)指令信息是指令從例如0、1、2、3、和4字節(jié)中選擇的奇偶校驗數(shù)(奇偶校驗的數(shù)據(jù)長度)的信號。如果選擇0字節(jié)作為奇偶校驗數(shù)，不添加作為冗余數(shù)據(jù)的奇偶校驗而不存在糾錯能力。如果選擇1字節(jié)作為奇偶校驗數(shù)，僅僅每一個碼字1字節(jié)的錯誤檢測是可能的。如果選擇2字節(jié)或3字節(jié)作為奇偶校驗數(shù)，每一個碼字1字節(jié)糾錯是可能的。如果選擇4字節(jié)作為奇偶校驗數(shù)，每一個碼字2字節(jié)糾錯是可能的。盡管在此描述了其中使用1、2、3、或4字節(jié)的奇偶校驗作為Reed Solomon碼的情況，但奇偶校驗數(shù)不限于這些大小。發(fā)送側塊11的ECC處理器23設置由奇偶校驗指令信息表示的奇偶校驗數(shù)并且以這種方式執(zhí)行糾錯編碼以便將具有設置的奇偶校驗數(shù)添加到傳輸數(shù)據(jù)中。發(fā)送側塊11的數(shù)據(jù)發(fā)送時的處理與參照圖6的流程圖描述的處理相同。接收側塊12的ECC處理器36設置由奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)并且檢測具有設置的奇偶校驗數(shù)的奇偶校驗以便執(zhí)行對傳輸數(shù)據(jù)的糾錯。接收側塊12的數(shù)據(jù)接收時的處理與參照圖7的流程圖描述的處理相同。這個特點使得可以取決于傳輸路徑等的錯誤率適當?shù)卦O置奇偶校驗數(shù)。傳輸路徑的錯誤率取決于發(fā)送側塊11的傳輸接口的電性能、接收側塊12的傳輸接口的電性能、塊之間的連接的傳輸性能、傳輸中間的電磁噪聲環(huán)境等等。通過在決定被合并至同一設備中的發(fā)送側塊11和接收側塊12的規(guī)格之后、允許設置奇偶校驗數(shù)，而不是在設計發(fā)送側塊11 和接收側塊12時固定奇偶校驗數(shù)，而準許稍后設置適當?shù)钠媾夹ｒ灁?shù)。大體上，奇偶校驗的數(shù)據(jù)長度越長，提供越高的糾錯能力。然而，奇偶校驗是冗余數(shù)據(jù)。因此，就傳輸速度而言，發(fā)送奇偶校驗不是優(yōu)選的并且還增加了用于糾錯的功耗。因此，通過準許奇偶校驗數(shù)是可變的并且取決于傳輸路徑的錯誤率而適當?shù)卦O置，使得能夠進行高速度數(shù)據(jù)傳輸并且可以抑制功耗。〈第三實施例〉圖10是示出傳輸系統(tǒng)1的第三配置示例的圖。在圖10所示的配置中，與圖1所示的相同的配置被給予相同數(shù)字。相應地省略了重復的描述。圖10所示的發(fā)送側塊11的配置與圖1中的配置不同之處在于配備了互集成的電路接口(I2C I/F)71和寄存器72，并且接收側塊12與圖1中的配置不同之處在于提供了 I2C I/F 81和寄存器82。在圖10的傳輸系統(tǒng)1中，不是經(jīng)由塊的外部引腳來設置、而是可以經(jīng)由作為與外部電路通信的總線的接口的I2C接口來設置奇偶校驗數(shù)。從在同一設備中與發(fā)送側塊11 和接收側塊12 —起提供的電路輸出的奇偶校驗數(shù)指令信息經(jīng)由發(fā)送側塊11的I2C I/F 71 被存儲于寄存器72中并且經(jīng)由接收側塊12的I2C I/F 81被存儲于寄存器82中。發(fā)送側塊11的ECC處理器23讀出存儲于寄存器72中的奇偶校驗數(shù)指令信息并且以這種方式執(zhí)行糾錯編碼以便將具有由奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)的奇偶校驗添加到傳輸數(shù)據(jù)。發(fā)送側塊11的數(shù)據(jù)發(fā)送時的處理與參照圖6的流程圖描述的處理相同。接收側塊12的ECC處理器36讀出存儲于寄存器82中的奇偶校驗數(shù)指令信息并且檢測具有由奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)的奇偶校驗以便執(zhí)行對傳輸數(shù)據(jù)的糾錯。接收側塊12的數(shù)據(jù)接收時的處理與參照圖7的流程圖描述的處理相同。圖10的配置還允許取決于傳輸路徑的錯誤率等來適當設置可變奇偶校驗數(shù)。〈第四實施例〉圖11是示出傳輸系統(tǒng)1的第四配置示例的圖。在圖11所示的配置中，與圖1所示的相同的配置被給予相同數(shù)字。相應地省略了重復的描述。圖11所示的發(fā)送側塊11的配置與圖1中的配置不同之處在于配備了微處理器91，而接收側塊12的配置與圖1中的配置不同之處在于配備了微處理器92。在圖11的傳輸系統(tǒng)1中，不是經(jīng)由塊的外部引腳來設置奇偶校驗數(shù)，而是可以從塊內的微處理器進行設置。發(fā)送側塊11的微處理器91運行預定的程序(固件)并且向ECC處理器23輸出表示預定的奇偶校驗數(shù)的奇偶校驗數(shù)指令信息。ECC處理器23根據(jù)從微處理器91提供的奇偶校驗數(shù)指令信息設置奇偶校驗數(shù)并且這樣的方式執(zhí)行糾錯編碼以便將具有所設置的奇偶校驗數(shù)的奇偶校驗添加到傳輸數(shù)據(jù)。 發(fā)送側塊11的數(shù)據(jù)發(fā)送時的處理與參照圖6的流程圖描述的處理相同。類似地，接收側塊12的微處理器92也運行程序并且向ECC處理器36輸出奇偶校
1驗數(shù)指令信息。通過微處理器92輸出的奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)與通過發(fā)送側塊11的微處理器91輸出的奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)相同。ECC處理器36根據(jù)從微處理器92提供的奇偶數(shù)指令信息來設置奇偶校驗數(shù)并且檢測具有所設置的奇偶校驗數(shù)的奇偶校驗以便執(zhí)行對傳輸數(shù)據(jù)的糾錯。接收側塊12的數(shù)據(jù)接收時的處理與參照圖7的流程圖描述的處理相同。圖11的配置還允許取決于傳輸路徑的錯誤率等來適當設置奇偶校驗數(shù)。還有可以通過更新微處理器91和微處理器92的固件來改變奇偶校驗數(shù)。〈第五實施例〉圖12是示出傳輸系統(tǒng)1的第五配置示例的圖。在圖12所示的配置中，與圖11所示的相同的配置被給予相同數(shù)字。相應地省略了重復的描述。在圖12中的傳輸系統(tǒng)1中，發(fā)送側塊11的微處理器91經(jīng)由信號線與接收側塊12 的微處理器92相連接。例如從微處理器92向微處理器91發(fā)送表示取決于微處理器92檢測的數(shù)據(jù)糾錯概率的奇偶校驗數(shù)的奇偶校驗數(shù)指令信息。發(fā)送側塊11的微處理器91接收從微處理器92提供的奇偶校驗數(shù)指令信息并且將其輸出至ECC處理器23。ECC處理器23根據(jù)從微處理器91提供的奇偶校驗數(shù)指令信息來設置奇偶校驗數(shù)并且以這種方式執(zhí)行糾錯編碼以便將具有所設置的奇偶校驗數(shù)的奇偶校驗添加至傳輸數(shù)據(jù)。接收側塊12的微處理器92向ECC處理器36輸出奇偶校驗數(shù)指令信息。通過微處理器92發(fā)送的由奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)與通過發(fā)送側塊11的微處理器 91輸出的奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)相同。微處理器92監(jiān)視ECC處理器36執(zhí)行的糾錯處理并且將作為糾錯對象的數(shù)據(jù)與接收的數(shù)據(jù)的比率存儲為例如糾錯概率。微處理器92基于存儲的糾錯概率更新發(fā)送側塊11 的ECC處理器23以及接收側塊12的ECC處理器36中的奇偶校驗數(shù)。例如，如果微處理器92確定所存儲的糾錯概率高于閾值并且當前奇偶校驗數(shù)不能確保抗噪性，則其將奇偶校驗數(shù)更新至具有更長數(shù)據(jù)長度的奇偶校驗數(shù)。如果所存儲的糾錯概率低于閾值，則微處理器92將奇偶校驗數(shù)更新至具有更短數(shù)據(jù)長度的奇偶校驗數(shù)。 微處理器92將表示更新后的奇偶校驗數(shù)的奇偶校驗數(shù)指令信息發(fā)送至微處理器91。ECC處理器36根據(jù)從微處理器92提供的奇偶校驗數(shù)指令信息來設置奇偶校驗數(shù)并且檢測具有所設置的奇偶校驗數(shù)的奇偶校驗以便執(zhí)行對傳輸數(shù)據(jù)的糾錯。參照圖13的流程圖，以下將描述發(fā)送側塊11的奇偶校驗數(shù)設置處理。例如與圖 6的處理并行地、在執(zhí)行圖6的處理期間反復地執(zhí)行圖13的處理。在步驟S31中，發(fā)送側塊11的微處理器91接收從微處理器92提供的奇偶校驗數(shù)指令信息。在步驟S32中，微處理器91向ECC處理器23輸出接收的奇偶校驗數(shù)指令信息并且設置奇偶校驗數(shù)。其后，處理結束。在ECC處理器23中，這樣執(zhí)行糾錯編碼使得將具有由微處理器91提供的奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)添加至傳輸數(shù)據(jù)。下一步，參照圖14的流程圖，以下將描述接收側塊12的奇偶校驗數(shù)設置處理。例如與圖7的處理并行地、在執(zhí)行圖7的處理期間反復地執(zhí)行圖14的處理。在步驟S41中，接收側塊12的微處理器92監(jiān)視ECC處理器36中的糾錯并且基于糾錯概率決定新的奇偶校驗數(shù)。在步驟S42中，微處理器92向微處理器91發(fā)送表示決定后的更新的奇偶校驗數(shù)的奇偶校驗數(shù)指令信息。在步驟S43中，微處理器92向ECC處理器36輸出表示更新的奇偶校驗數(shù)的奇偶校驗數(shù)指令信息并且設置奇偶校驗數(shù)。其后，處理結束。在ECC處理器36中，檢測具有由微處理器92提供的奇偶校驗數(shù)指令信息表示的奇偶校驗數(shù)的奇偶校驗并且執(zhí)行對傳輸數(shù)據(jù)的糾錯。以這樣的方式，通過提供從接收側塊12返回至發(fā)送側塊11的信號信道使得能夠取決于實際傳輸狀態(tài)進行糾錯能力的自動設置。[計算機的配置示例]可以通過硬件來執(zhí)行并且還可以通過軟件來執(zhí)行上述一系列的處理。在通過軟件執(zhí)行一系列處理的情況下，將配置這些軟件的程序從程序記錄介質安裝到例如被合并到專用硬件的計算機中或通用個人計算機中。圖15是示出通過程序執(zhí)行上述一系列處理的計算機的硬件的配置示例的框圖。中央處理單元(CPU) 101、只讀存儲器(ROM) 102、和隨機存取存儲器(RAM) 103通過總線104彼此相連接。輸入/輸出接口 105與總線104相連接。由鍵盤、鼠標等組成的輸入單元106和由顯示器、揚聲器等組成的輸出單元107與輸入/輸出接口 105相連接。此外，由硬盤、非易失性存儲器等組成的存儲單元108，由網(wǎng)絡接口等組成的通信單元109，以及驅動可移除介質111的驅動器110與輸入/輸出接口 105相連接。在具有上述配置的計算機中，例如CPU 101將存儲于存儲單元108中的程序經(jīng)由輸入/輸出接口 105和總線104加載到RAM 103并且運行程序。因此，執(zhí)行上述一系列處理。例如，通過CPU 101運行的程序被記錄在可移除介質111中或者經(jīng)由諸如局域網(wǎng)、 因特網(wǎng)、或數(shù)字廣播之類的有線或無線傳輸介質而提供，以便被安裝至存儲單元108中。通過計算機運行的程序可以是沿本說明中描述的順序以時間順序的方式執(zhí)行的程序，或者可以是以并行地或者在諸如進行調用時的定時的必要定時處執(zhí)行的程序。本公開的實施例不限于上述實施例并且可以進行各種改變而不背離本公開的范圍。本申請包含與2010年11月19日向日本專利局提交的日本優(yōu)先權專利申請JP 2010-258569中公開的內容有關的主題，其整體內容通過引用被合并于此。
權利要求
1.一種發(fā)送設備，包括設置單元，被配置為設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度； 糾錯碼計算器，被配置為對作為信息字的傳輸對象數(shù)據(jù)來計算具有所述設置單元設置的數(shù)據(jù)長度的糾錯碼；以及發(fā)送單元，被配置為向相同設備中存在的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由糾錯碼計算器計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。
2.如權利要求1所述的發(fā)送設備，其中所述設置單元根據(jù)從外部向構成所述發(fā)送設備的電路的輸入端子輸入的信號來設置糾錯碼的數(shù)據(jù)長度。
3.如權利要求1所述的發(fā)送設備，其中所述設置單元根據(jù)從外部經(jīng)由與該外部通信的總線而輸入的信號來設置糾錯碼的數(shù)據(jù)長度。
4.如權利要求1所述的發(fā)送設備，其中所述設置單元是處理器并且根據(jù)預定的程序來設置糾錯碼的數(shù)據(jù)長度。
5.如權利要求1所述的發(fā)送設備，其中所述設置單元是處理器，并且基于從接收設備的處理器發(fā)送的信息，取決于傳輸對象數(shù)據(jù)的糾錯狀態(tài)，來設置由接收設備的處理器決定的糾錯碼的數(shù)據(jù)長度。
6.一種發(fā)送方法，包括設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度；為作為信息字的傳輸對象數(shù)據(jù)計算具有所設置的數(shù)據(jù)長度的糾錯碼；以及向在相同設備中存在的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。
7.一種使得計算機執(zhí)行處理的程序，所述處理包括 設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度；為作為信息字的傳輸對象數(shù)據(jù)計算具有所設置的數(shù)據(jù)長度的糾錯碼；以及向相同設備中存在的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。
8.一種接收設備，包括接收單元，被配置為接收相同設備中提供的發(fā)送設備發(fā)送的編碼數(shù)據(jù)，所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有所設置的數(shù)據(jù)長度的糾錯碼，并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)；設置單元，被配置為設置糾錯碼的數(shù)據(jù)長度；糾錯單元，被配置為基于在編碼數(shù)據(jù)中包括的并且具有由設置單元設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯；以及處理單元，被配置為對糾錯產生的傳輸對象數(shù)據(jù)執(zhí)行處理。
9.如權利要求8所述的接收設備，其中所述設置單元根據(jù)從外部向構成所述接收設備的電路的輸入端子輸入的信號來設置糾錯碼的數(shù)據(jù)長度。
10.如權利要求8所述的接收設備，其中所述設置單元根據(jù)從外部經(jīng)由與該外部通信的總線而輸入的信號來設置糾錯碼的數(shù)據(jù)長度。
11.如權利要求8所述的接收設備，其中所述設置單元是處理器并且根據(jù)預定的程序來設置糾錯碼的數(shù)據(jù)長度。
12.如權利要求8所述的接收設備，其中所述設置單元是處理器并且基于糾錯單元的糾錯狀態(tài)來決定糾錯碼的數(shù)據(jù)長度，并且所述設置單元將表示所決定的數(shù)據(jù)長度的信息發(fā)送給在所述發(fā)送設備中包括的并且用于設置該發(fā)送設備中糾錯碼的數(shù)據(jù)長度的處理器。
13.一種接收方法，包括接收相同設備中提供的發(fā)送設備發(fā)送的編碼數(shù)據(jù)，所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有所設置的數(shù)據(jù)長度的糾錯碼，并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)；設置糾錯碼的數(shù)據(jù)長度；基于在所述編碼數(shù)據(jù)中包括的并且具有所設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯；以及對由糾錯產生的傳輸對象數(shù)據(jù)執(zhí)行處理。
14.一種使得計算機執(zhí)行處理的程序，所述處理包括接收相同設備中提供的發(fā)送設備發(fā)送的編碼數(shù)據(jù)，所述發(fā)送設備設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度，為作為信息字的傳輸對象數(shù)據(jù)計算具有所設置的數(shù)據(jù)長度的糾錯碼，并且發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由計算獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)；設置糾錯碼的數(shù)據(jù)長度；基于在所述編碼數(shù)據(jù)中包括的并且具有所設置的數(shù)據(jù)長度的糾錯碼來對傳輸對象數(shù)據(jù)執(zhí)行糾錯；以及對由糾錯產生的傳輸對象數(shù)據(jù)執(zhí)行處理。
15.一種傳輸系統(tǒng)，包括 發(fā)送設備；以及接收設備， 其中所述發(fā)送設備包括設置單元，設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度；糾錯碼計算器，為作為信息字的傳輸對象數(shù)據(jù)計算具有由所述設置單元設置的數(shù)據(jù)長度的糾錯碼；以及發(fā)送單元，向所述接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由糾錯碼計算器計算而獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)，以及所述接收設備包括接收單元，接收所述編碼數(shù)據(jù)，設置單元，設置糾錯碼的數(shù)據(jù)長度，糾錯單元，基于在所述編碼數(shù)據(jù)中包括的并且具有由設置單元設置的數(shù)據(jù)長度的糾錯碼來執(zhí)行對傳輸對象數(shù)據(jù)的糾錯，以及處理單元，對由糾錯產生的傳輸對象數(shù)據(jù)執(zhí)行處理。
全文摘要
公開了發(fā)送設備及方法、接收設備及方法、程序、以及傳輸系統(tǒng)。發(fā)送設備包括設置單元，設置其數(shù)據(jù)長度可變的糾錯碼的數(shù)據(jù)長度；糾錯碼計算器，為作為信息字的傳輸對象數(shù)據(jù)計算具有由所述設置單元設置的數(shù)據(jù)長度的糾錯碼；以及發(fā)送單元，向在同一設備中存在的接收設備發(fā)送編碼數(shù)據(jù)，所述編碼數(shù)據(jù)是通過將由糾錯碼計算器計算而獲得的糾錯碼添加到傳輸對象數(shù)據(jù)而獲得的碼字的數(shù)據(jù)。
文檔編號H04L1/00GK102480341SQ201110361280
公開日2012年5月30日 申請日期2011年11月15日 優(yōu)先權日2010年11月19日
發(fā)明者丸子健一, 佐佐木茂壽, 城下寬司, 新橋龍男, 杉岡達也, 松本英之, 田森正人, 舟本一久, 越坂直弘 申請人:索尼公司