專利名稱：一種高頻率選擇性的射頻前端集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于軟件無線電的射頻前端，特別涉及在相當(dāng)寬帶范圍內(nèi)具備高的三階諧波抑制能力同時(shí)具有良好的頻率選擇性的射頻前端集成電路結(jié)構(gòu)，屬于射頻集成電路領(lǐng)域。
背景技術(shù)：
隨著無線通信技術(shù)的迅速發(fā)展，個(gè)人移動(dòng)終端的應(yīng)用越來越多樣化。當(dāng)前市場上的智能手機(jī)已能夠同時(shí)兼容2G通信、3G通信、藍(lán)牙、Wi-Fi和移動(dòng)數(shù)字電視等多種功能，覆蓋頻帶從數(shù)百M(fèi)Hz至若干GHz。為滿足多種用戶需求和適應(yīng)不同的通信協(xié)議，當(dāng)前個(gè)人移動(dòng)終端的主流解決方案是針對不同標(biāo)準(zhǔn)采用各自獨(dú)立的信號處理芯片，或者使用多種前端接收芯片然后采用統(tǒng)一的數(shù)字基帶處理。這將極大增加系統(tǒng)的成本和功耗，且不利于系統(tǒng)的小型化。同時(shí)在使用過程中，為抑制各種強(qiáng)干擾信號(如使用移動(dòng)數(shù)字電視時(shí)的GSM信號)，一般需要在芯片的射頻輸入端口加入高Q值的表面聲波(Surface acoustic wave, SAW)濾波器預(yù)先濾除干擾信號，這進(jìn)一步增加了成本并且因SAW濾波器的插入損耗會(huì)惡化靈敏度。因此，無論是從系統(tǒng)對于干擾的抑制能力、功耗還是物理實(shí)現(xiàn)成本考慮，開發(fā)一種寬帶、兼容多標(biāo)準(zhǔn)、具備高頻率選擇性(亦即具備高帶外干擾抑制能力)的射頻前端芯片具有極佳的應(yīng)用價(jià)值。軟件無線電(Software-Defined Radio，SDR)是一種預(yù)期可應(yīng)用于多頻帶、多標(biāo)準(zhǔn)的收發(fā)機(jī)。對于SDR的接收機(jī)，其顯著特點(diǎn)是在寬頻帶范圍內(nèi)可接收和放大信號，可在同時(shí)存在強(qiáng)帶外干擾的條件下并不顯著惡化靈敏度。通常的SDR設(shè)計(jì)為低中頻或是零中頻接收機(jī)，頻率在本地振蕩(Local Oscillator,L0)信號附近的射頻信號被下變頻和放大，同時(shí)受限于當(dāng)前常規(guī)混頻器的結(jié)構(gòu)局限，在LO的整數(shù)階諧波附近的射頻信號也將被下變頻和放大。若在LO整數(shù)階諧波附近存在強(qiáng)干擾，干擾信號將被下變頻和放大，從而急劇惡化接收機(jī)性能。諧波抑制能力從另外一方面成為衡量SDR的重要指標(biāo)。文獻(xiàn)A. Mirzaei, et al,“A frequency translation technique for SAff-Less 3G receivers", in Symp· VLSI Circuits Dig. iTech. Papers，2010 闡述了開關(guān)作用對基帶阻抗在頻域上的搬移效應(yīng)；利用該技術(shù)，可以作高Q值的帶通濾波，從而達(dá)到濾除帶外干擾的目的。美國和歐洲專利申請?zhí)枮閁S20100317311A1和EP2270982A2基于阻抗變換技術(shù)，實(shí)現(xiàn)了一種無需SAW濾波器、抗干擾能力強(qiáng)的射頻前端。以上參考文獻(xiàn)和專利具備好的帶外干擾抑制能力，同時(shí)具備低的噪聲系數(shù)，但是不具備好的諧波抑制能力，這是采用4相或8相時(shí)鐘作阻抗變換的本質(zhì)屬性。本發(fā)明針對當(dāng)前解決方案中的缺點(diǎn)，采用3相、各自120度相移的時(shí)鐘進(jìn)行阻抗變換，使得前端具備高的頻率選擇性，同時(shí)具備良好的三階諧波抑制能力；在混頻器中，本發(fā)明采用6相、各自相移60度的時(shí)鐘，并分別對0度、60度和120度下變頻的信號以1 2 1的比例組合作放大和加和，使三階諧波抑制能力進(jìn)一步增強(qiáng)。相較于傳統(tǒng)的4相或8相時(shí)鐘，3相阻抗變換具備三階諧波抑制能力；在混頻器中，6相變換可以1 2 1的比例組合，而在傳統(tǒng)的8相操作中需要以1:氣1的比例組合，本發(fā)明簡化了電路實(shí)現(xiàn)難度并減少了器件失配對諧波抑制能力的影響。電路的頻率選擇性亦即濾波性能可用品質(zhì)因數(shù)Q來判斷，通常濾波器的Q值是指帶通濾波器的中心頻率與通帶帶寬頻率之比，中心頻率一般是射頻信號的載波頻率，而通帶帶寬則反映了射頻信號所包含數(shù)據(jù)的有效帶寬。濾波器的Q值越高，在某一中心頻率下， 通帶帶寬越小，表明濾波器的頻率選擇性越高，也表明濾波器抑制干擾信號的能力越強(qiáng)。

發(fā)明內(nèi)容
針對當(dāng)前SDR接收機(jī)亟待解決的干擾抑制問題，本發(fā)明提供了一種頻率選擇性好、諧波抑制能力強(qiáng)的射頻前端，適用于未來多功能集成系統(tǒng)尤其是下一代通信系統(tǒng)的應(yīng)用。一種具備高三階諧波抑制能力的高頻率選擇性射頻前端集成電路結(jié)構(gòu)，包括低噪聲放大器和下變頻混頻器，所述低噪聲放大器輸入端連接天線和匹配網(wǎng)絡(luò)，輸出端連接負(fù)載網(wǎng)絡(luò)和下變頻混頻器，所述匹配網(wǎng)絡(luò)和負(fù)載網(wǎng)絡(luò)電路為高Q值帶通電路。所述高Q值輸入匹配網(wǎng)絡(luò)和高Q值帶通負(fù)載電路由三路相同的阻抗串聯(lián)結(jié)構(gòu)并聯(lián)而成，每路阻抗由一個(gè)NMOS元件聯(lián)一個(gè)低通基帶阻抗構(gòu)成。所述低通基帶阻抗不與NMOS元件連接的一端共同接地，NMOS開關(guān)的另一端連接至一共同節(jié)點(diǎn)，從而在該節(jié)點(diǎn)和地之間形成一個(gè)高Q值帶通負(fù)載。所述低噪聲放大器由兩級放大級級聯(lián)而成，每一級由一跨導(dǎo)和高Q帶通負(fù)載組成。利用三路方波控制信號控制NMOS的開關(guān)，所述的方波信號頻率為射頻信號的中心頻率fo，每一路方波的占空比為1/3，相位上依次延遲1/3個(gè)周期。所述高Q值帶通電路中低通阻抗由一電阻和一電容并聯(lián)。所述下變頻混頻器由一輸入跨導(dǎo)、一開關(guān)陣列和一跨阻放大器組成。更進(jìn)一步，所述下變頻混頻器的跨導(dǎo)和NMOS開關(guān)通過設(shè)定的比例和相位組合，跨導(dǎo)按1 2 1的比例將射頻電壓信號轉(zhuǎn)換為電流信號，控制NMOS開關(guān)的方波依次對應(yīng)按 0度、60度和120度的相位對電流信號作下變頻，并經(jīng)跨阻放大器加和以放大有用信號同時(shí)抑制三階諧波增益。本發(fā)明的原理本發(fā)明主要應(yīng)用阻抗變換原理實(shí)現(xiàn)高Q值的帶通濾波效果。同時(shí)，以合理的時(shí)鐘來控制阻抗變換，實(shí)現(xiàn)好的三階抑制能力。

圖1是本發(fā)明中用于阻抗變換的開關(guān)控制信號的時(shí)序圖。對于N路開關(guān)信號，要求開關(guān)信號為方波，每路信號的占空比為1/N，且依次延遲1/N個(gè)周期。以3路開關(guān)信號為例，要求3路信號均為1/3占空比，且每路相對延遲1/3個(gè)周期，其他的可依此類推。圖2是開關(guān)對基帶阻抗在頻域上變換作用的示意圖。基帶阻抗Zbb在頻率為&且滿足圖1要求的開關(guān)信號的作用下，在頻域發(fā)生搬移。若以z(f)表示表示發(fā)生轉(zhuǎn)換作用后的阻抗，數(shù)學(xué)運(yùn)算證明，在滿足圖1要求的N路信號的開關(guān)作用下，從圖2A點(diǎn)看到的輸入該阻抗可以表示為z{f) = Rsw+\ak (zBB {f~kf0)⑴
其中，^為基帶阻抗，Rsw為NMOS開關(guān)的導(dǎo)通電阻，％為1/N占空比方波的傅里葉級數(shù)。上式表明，基帶阻抗在開關(guān)的作用下，被以不同的系數(shù)搬移到&及其諧波附近。若 Zbb是一個(gè)在頻譜上具備低通特性的阻抗，Z (f)則是一個(gè)在&附近具備帶通特性的阻抗。但與此同時(shí)，在&的諧波附近仍將存在一個(gè)非零的帶通阻抗，在&的諧波附近存在的阻抗將限制阻抗的諧波抑制能力。對于1/N占空比的方波，其傅里葉級數(shù)可寫作
權(quán)利要求
1.一種射頻前端集成電路結(jié)構(gòu)，包括低噪聲放大器和下變頻混頻器，所述低噪聲放大器輸入端連接天線和匹配網(wǎng)絡(luò)，輸出端連接負(fù)載網(wǎng)絡(luò)和下變頻混頻器，其特征在于，所述匹配網(wǎng)絡(luò)和負(fù)載網(wǎng)絡(luò)電路均為高Q值帶通電路。
2.如權(quán)利要求1所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，所述高Q值輸入匹配網(wǎng)絡(luò)和高Q值帶通負(fù)載電路由三路相同的阻抗串聯(lián)結(jié)構(gòu)并聯(lián)而成，每路阻抗由一個(gè)NMOS元件串聯(lián)一個(gè)低通基帶阻抗構(gòu)成。
3.如權(quán)利要求2所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，所述低通基帶阻抗不與 NMOS元件連接的一端共同接地，NMOS開關(guān)的另一端連接至一共同節(jié)點(diǎn)。
4.如權(quán)利要求3所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，利用三路方波控制信號控制NMOS的開關(guān)，所述的方波信號頻率為射頻信號的中心頻率f；，每一路方波的占空比為 1/3，相位上依次延遲1/3個(gè)周期。
5.如權(quán)利要求1所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，所述低噪聲放大器由兩級放大級級聯(lián)而成，每一級由一跨導(dǎo)和高Q帶通負(fù)載組成。
6.如權(quán)利要求2所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，所述高Q值帶通電路中低通阻抗由一電阻和一電容并聯(lián)。
7.如權(quán)利要求1所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，所述下變頻混頻器由一輸入跨導(dǎo)、一開關(guān)陣列和一跨阻放大器組成。
8.如權(quán)利要求1所述的射頻前端集成電路結(jié)構(gòu)，其特征在于，所述下變頻混頻器的跨導(dǎo)和NMOS開關(guān)通過設(shè)定的比例和相位組合，跨導(dǎo)按1 2 1的比例將射頻電壓信號轉(zhuǎn)換為電流信號，控制NMOS開關(guān)的方波依次對應(yīng)按0度、60度和120度的相位對電流信號作下變頻，并經(jīng)跨阻放大器加和以放大有用信號同時(shí)抑制三階諧波增益。
全文摘要
本發(fā)明涉及一種具備高三階諧波抑制能力和高頻率選擇性射頻的前端集成電路結(jié)構(gòu)，包括低噪聲放大器和下變頻混頻器，所述低噪聲放大器輸入端連接天線和匹配網(wǎng)絡(luò)，輸出端連接負(fù)載網(wǎng)絡(luò)和下變頻混頻器，所述匹配網(wǎng)絡(luò)和負(fù)載網(wǎng)絡(luò)電路均為高Q值帶通電路。由于匹配網(wǎng)絡(luò)和負(fù)載網(wǎng)絡(luò)的高Q帶通特性，使得整個(gè)射頻前端具備良好的頻率選擇性和干擾抑制能力。對于調(diào)整前端的增益或帶寬，僅需改變匹配網(wǎng)絡(luò)或負(fù)載網(wǎng)絡(luò)的基帶阻抗的實(shí)部或虛部，亦即電阻或電容的值即可，性能指標(biāo)配置靈活。整個(gè)前端頻率選擇性高，對于增益和帶寬可隨實(shí)際需求而靈活配置，大幅度節(jié)約芯片以及相應(yīng)片外配套元件的成本。
文檔編號H04B1/40GK102571134SQ20121000783
公開日2012年7月11日 申請日期2012年1月11日 優(yōu)先權(quán)日2012年1月11日
發(fā)明者劉軍華, 廖懷林, 陳龍 申請人:北京大學(xué)