專利名稱：固態成像設備、照相機和固態成像設備的設計方法
技術領域：
本發明涉及一種固態成像設備、照相機和固態成像設備的設計方法。
背景技術：
ー種已知的固態成像設備的配置是在不同的基板上分離地形成多個電路并將這多個電路電連接。在日本專利公開N0.2009-170448中所述的固態成像設備中，光電ニ極管、傳輸晶體管、重置晶體管和放大器晶體管形成在傳感器基板上，而選擇晶體管和外圍電路形成在外圍電路基板上。

發明內容
在固態成像設備中，為了將電源電壓或地電位供給其中形成有電路元件的半導體區，電源線或地線通過接觸插頭(contact plug)與該半導體區連接。日本專利公開N0.2009-170448關于如何將接觸插頭布置在像素陣列中沒有提出任何建議。鑒于此，本發明的一方面提供了用于將恒定電壓供給在其中構成像素陣列的電路被分離地形成在不同的基板上的固態成像設備的半導體區的接觸插頭的有利布置。本發明的第一方面提供一種固態成像設備，其包括按層布置的第一半導體基板和第二半導體基板，第一半導體基板具有第一半導體區，在第一半導體區中，形成構成像素陣列的一部分的第一電路，第二半導體基板具有第二半導體區，在第二半導體區中，形成構成像素陣列的另一部分的第二電路，并且第一電路和第二電路彼此電連接，其中第一半導體基板包括用于將第一電壓供給第一半導體區的ー個或多個第一接觸插頭，第二半導體區包括用于將第二電壓供給第二半導體區的ー個或多個第二接觸插頭，并且像素陣列中的第一接觸插頭的數量不同于像素陣列中的第二接觸插頭的數量。本發明的第二方面提供一種固態成像設備的設計方法，所述固態成像設備包括按層布置的第一半導體基板和第二半導體基板，第一半導體基板具有第一半導體區，在第一半導體區中，形成構成像素陣列的一部分的第一電路，第二半導體基板具有第二半導體區，在第二半導體區中，形成構成像素陣列的另一部分的第二電路，并且第一電路和第二電路彼此電連接，所述設計方法包括:確定第一電路中所包括的電路元件；確定第二電路中所包括的電路元件；確定用于將第一電壓供給第一半導體基板的第一半導體區的ー個或多個第一接觸插頭的布置；并確定用于將第二電壓供給第二半導體基板的第二半導體區的ー個或多個第二接觸插頭的布置。從以下(參照附圖)對示例性實施例的描述，本發明的進ー步的特征將會變得清
Tt, o


并入說明書中并且構成本說明書的一部分的附圖示出本發明的實施例，并與描述一起用于解釋本發明的原理。
圖1是用于解釋根據本發明的第一實施例的固態成像設備中的單個像素中的等效電路的例子的示圖。圖2是根據本發明的第一實施例的固態成像設備的示例性示意截面圖。圖3A和圖3B是用于示意性地解釋根據本發明的第一實施例的固態成像設備中的接觸插頭的布置的例子的示圖。圖4是根據本發明的第一實施例的修改例子的固態成像設備的示例性示意截面圖。圖5A和圖5B是用于示意性地解釋根據本發明的第二實施例的固態成像設備中的接觸插頭的布置的例子的示圖。
具體實施例方式以下參照附圖來描述本發明的實施例。各個實施例的共同元件被分配相同的標號，以便避免重復描述。以下所述的實施例是本發明的實施例的一部分。因此，本發明不限于以下所述的實施例。本領域中的已知技術可適用于本描述中沒有特別示出或討論的內容。現在參照圖1至圖3B給出根據本發明的第一實施例的固態成像設備的描述。圖1是用于解釋根據本發明的第一實施例的固態成像設備中的單個像素中的等效電路的例子的示圖。根據本實施例的固態成像設備包括兩個半導體基板。構成像素陣列的電路被分離地形成在這兩個半導體基板上。圖1中所示的像素PX包括分別形成在第一半導體基板和第二半導體基板上的電路PXa (第一電路)和電路PXb (第二電路)。電路PXa可包括光電轉換部101、傳輸晶體管102和浮置擴散區(FD)103。光電轉換部101由例如光電ニ極管構成。作為光電轉換的結果，產生空穴和電子。在本實施例中，電子用作信號電荷。地電位(第一電壓，其可以是恒定的，或者不是恒定的)通過阱區和接觸插頭從地線(ground line) 100被供給光電轉換部101。傳輸晶體管102用作傳輸單元,其將光電轉換部101所產生的電荷傳輸到處于浮置狀態的FD 103。例如，NMOS晶體管用作傳輸晶體管102。驅動脈沖通過控制線106從垂直掃描電路(圖中未顯示)被供給傳輸晶體管102的柵極。光電轉換部101和傳輸晶體管102形成在P型阱區(第一半導體區)中。電路PXb可包括重置晶體管104和放大器晶體管105。重置晶體管104至少用作將FD 103的電位重置為參考電位的像素重置單元。例如,NMOS晶體管用作重置晶體管104。重置晶體管104的ー個主電極與FD 103電連接，重置晶體管104的另ー個主電極與電壓源Vl電連接。以這種方式，重置晶體管104對放大器晶體管105的輸入節點的電壓進行重置。當在重置晶體管104處于導通狀態的同時傳輸晶體管102變成導通狀態時，光電轉換部101的電位也被重置為參考電位。驅動脈沖通過控制線107從垂直掃描電路(圖中未顯示)被供給重置晶體管104的柵極。放大器晶體管105用作信號放大單元，其放大基于光電轉換部101所產生的電荷的信號并將該放大后的信號輸出到信號線108。例如，NMOS晶體管用作放大器晶體管105。放大器晶體管105的柵極與FD 103電連接。放大器晶體管105的一個主電極與電壓源Vl連接。偏置電流通過信號線108從電流源109被供給放大器晶體管105的另ー個主電極。該偏置電流使放大器晶體管105作為源極跟隨器工作。電流源109與電壓源V2連接。重置晶體管104和放大器晶體管105形成在P型阱區(第二半導體區)中。地電位通過阱區和接觸插頭從地線110被供給放大器晶體管105和重置晶體管104的背柵(back gate)o雖然在前述例子中，NMOS晶體管用作重置晶體管104和放大器晶體管105，但是作為代替可使用PMOS晶體管。在這種情況下，重置晶體管104和放大器晶體管105形成在N型阱區中。電源電壓(第二電壓，其可以是恒定的，或者不是恒定的)被從電壓線供給放大器晶體管105和重置晶體管104的背柵。當PMOS晶體管用作放大器晶體管105時，放大器晶體管105的極性與信號電荷(在前述例子中，電子)相反。因此，隨著入射在光電轉換部101上的光量増加，放大器晶體管105的柵極電位降低，相應地，放大器晶體管105的源極電位増大。結果，當信號振幅與重置時間相比大時，信號線108可被以高驅動電平驅動。與當PMOS晶體管用作放大器晶體管105時相比，這可提高讀取速度。雖然在前述示例中，電子用作信號電荷，但是作為替代，空穴可用作信號電荷。在這種情況下，PMOS晶體管用作傳輸晶體管102，并且傳輸晶體管102形成在N型阱區中。電源電壓通過阱區和接觸插頭從電源地線供給光電轉換部101。當形成用于抑制在光電ニ極管的氧化膜與硅之間的界面產生的暗電流的釘扎層(pinning layer)時，釘扎層的導電類型可以與阱ー樣是N型。在這種情況下，砷和磷可用作釘扎層，砷和磷使得能夠在硅與氧化膜之間的界面附近形成陡峭的摻雜輪廓(dopant profile)。因此，與釘扎層是P型時相比，暗電流可被更有效地抑制。當空穴用作信號電荷時，具有與重置晶體管104和放大器晶體管105相反極性的NMOS晶體管的使用提供了増加前述讀取速度的效果。圖2是根據本發明的第一實施例的固態成像設備的示例性示意截面圖。該固態成像設備包括半導體基板201和半導體基板202。半導體基板201的主表面(其上形成有電路的表面)和半導體基板202的主表面被布置為彼此面對。形成在半導體基板201的區域201a中的電路和形成在半導體基板202的區域202a中的電路構成固態成像設備的像素陣列。在該像素陣列中，已使用圖1進行說明的像素PX被布置成三行三列。指出，像素的數量不這樣受限。每個像素PX的電路PXa形成在半導體基板201的區域201a中，并且每個像素PX的電路PXb形成在半導體基板202的區域202a中。此外，形成在半導體基板201的區域201b中的電路和形成在半導體基板202的區域202b中的電路構成固態成像設備的外圍電路。外圍電路可包括，例如，對從像素陣列輸出的信號進行處理的電路和將控制信號供給像素陣列的電路。雖然從圖2省略了已使用圖1進行說明的重置晶體管104，但是重置晶體管104可形成在例如半導體基板202的區域202a中。半導體基板201包括阱區203，在阱區203中形成有光電轉換部101和FD 103。當光電轉換部101所產生的電子用作信號電荷吋，阱區203是P型半導體區。另ー方面，當空穴用作信號電荷時，阱區203是N型半導體區。也就是說，阱區203的導電類型與信號電荷的導電類型相反。雖然在圖2中，所有像素的光電轉換部101都形成在單個阱區203中，但是每個光電轉換部101可形成在単獨的阱區中。每個接觸插頭205的一端與阱區203內部的阱接觸區204連接，并且每個接觸插頭205的另一端與地線100連接。以這種方式，地電位通過接觸插頭205從地線100供給阱接觸區204。阱接觸區204是具有與阱區203相同的導電類型的半導體區。阱接觸區204具有比阱區203高的雜質濃度，因此，將任意電壓供給阱區203。微透鏡214在區域201a中在半導體基板201的背面上形成。光電轉換部101經由微透鏡214被光照射。
半導體基板202包括阱區206，在阱區206中形成有放大器晶體管105的源區和漏區。當放大器晶體管105是NMOS晶體管時，阱區206是P型半導體區。另ー方面，當放大器晶體管105是PMOS晶體管吋，阱區206是N型半導體區。也就是說，阱區203的導電類型與放大器晶體管的源極電極和漏極電極的導電類型相反。雖然在圖2中，所有像素的放大器晶體管105都形成在單個阱區206中，但是每個放大器晶體管105可形成在單獨的阱區中。每個接觸插頭208的一端與阱區206內部的阱接觸區207連接，并且每個接觸插頭208的另一端與地線110連接。以這種方式，地電位通過接觸插頭208從地線110供給阱接觸區207。阱接觸區207是與阱區206具有相同導電類型的半導體區。阱接觸區207具有比阱區206高的雜質濃度，因此，將任意電壓供給阱區206。半導體基板201具有在半導體基板201的主表面上部分曝露的連接部分209a。半導體基板202具有在半導體基板202的主表面上部分曝露的連接部分209b。當半導體基板201的主表面和半導體基板202的主表面被布置為彼此面對時，連接部分209a與連接部分209b連接，因此，半導體基板201上的電路與半導體基板202上的電路電連接。例如，FD 103和放大器晶體管105的柵極通過連接部分209a和209b電連接。連接部分209a和209b可物理連接，或者可通過導電粘合劑連接。連接部分209a和209b可被形成為相應半導體基板的頂部布線層的導電圖案。可替代地，連接部分209a和20%可與相應半導體基板的可作為頂部布線層的導電圖案電連接。第一和第二半導體基板的導電圖案可分別與第一和第二接觸插頭電連接。構成例如讀取電路的一部分的MOS晶體管210形成在半導體基板202的區域202b中。讀取電路例如是并行處理電路，其對已相對于多個像素列中的每ー像素列讀取的信號進行并行處理。這樣的并行處理電路的例子包括列放大器和列模數轉換器。外圍電路可包括除了并行處理電路之外的電路。半導體基板202的區域202b具有導電圖案211，導電圖案211包括用于將恒定電壓供給構成并行處理電路的MOS晶體管210的電壓線。導電圖案211在圖2中的紙平面的深度方向上延伸，并將恒定電壓供給所有并行處理電路的MOS晶體管210。半導體基板201的區域201b具有導電圖案212。半導體基板201具有連接部分213a，半導體基板202具有連接部分213b。導電圖案211和212通過連接部分213a和213b電連接。與連接部分209a和209b —樣,連接部分213a和213b可被形成為頂部布線層的導電圖案。布置在半導體基板201的區域201b中的電路元件的數量少于布置在半導體基板202的區域202b中的電路元件的數量。可存在半導體基板201的區域201b中沒有布置電路元件的情況。因此，當導電圖案212布置在區域201b中時，與當導電圖案212布置在區域202b中時相比，可以以大的靈活性決定導電圖案212的布局，可增大導電圖案212的面積，并可減小導電圖案212的電阻值。雖然在前述例子中，MOS晶體管用作放大器晶體管105，但是作為替代，結柵場效應晶體管(JFET)可用作放大器晶體管105。此外，多個光電轉換部101可共享放大器晶體管105和重置晶體管104。此外，重置晶體管104和/或放大器晶體管105可形成在半導體基板201上。而且，在像素陣列中不形成重置晶體管104和放大器晶體管105的情況下，光電轉換部101的電荷可通過信號線直接輸出到外圍電路。圖3A和圖3B是用于示意性地解釋根據本發明的第一實施例的固態成像設備中的接觸插頭的布置的例子的示圖。圖3A顯示其中形成有像素陣列的半導體基板202的區域202a中的接觸插頭208的布置的例子。圖3B顯示其中形成有像素陣列的半導體基板201的區域201a中的接觸插頭205的布置的例子。作為參考，在圖3A和圖3B中將像素PX之間的邊界概念性地顯示為虛線。如前所述，像素陣列包括按三行三列布置的九個像素PX。指出，圖3A和圖3B僅示出了用于解釋接觸插頭的布置所需的元件。從圖3A和圖3B省略了其它元件(諸如光電轉換部101)。常規地，構成像素陣列的電路元件形成在同一半導體基板上，因此，地電位從同一接觸插頭供給形成在同一阱區中的多個電路元件。由于這個原因，常規地，接觸插頭的布置的靈活程度受到限制。與此相反，在根據本實施例的固態成像設備中，構成像素陣列的電路元件分離地布置在半導體基板201和半導體基板202上。因此，本實施例允許與接觸插頭208相獨立地形成接觸插頭205，接觸插頭205將地電位供給半導體基板201的像素陣列中的阱區203，接觸插頭208將地電位供給半導體基板202的像素陣列中的阱區206。因此，在本實施例中，根據形成在每個半導體基板上的電路元件的特性來確定接觸插頭的布置。作為設計方法，首先確定將形成在每個半導體基板上的電路元件。在本實施例中，光電轉換部101、傳輸晶體管102和FD 103形成在半導體基板201上，重置晶體管104和放大器晶體管105形成在半導體基板202上。接下來，確定將形成在每個半導體基板上的接觸插頭的布置。在本實施例中，半導體基板201的像素陣列中的ー個或多個接觸插頭205(第一接觸插頭)的數量大于半導體基板202的像素陣列中的ー個或多個接觸插頭208 (第二接觸插頭)的數量。更具體地講，針對半導體基板201上的每ー個像素布置ー個接觸插頭205，而針對半導體基板202上的每兩個像素布置ー個接觸插頭208。針對每一個光電轉換部101布置ー個接觸插頭205使得當光電轉換部101的信號電荷超過飽和狀態時可抑制光電轉換部101的信號電荷的溢出。此外，在具有濾色器的單板傳感器的情況下，當光電轉換部101的信號電荷在它們已超過飽和狀態之后溢出時，可抑制信號電荷到相鄰的其它顏色的像素內的不均勻的引入。這可防止以高照度拍攝的圖像的顔色再現性的劣化。另外，通過減少將地電位供給半導體基板202的像素陣列中的阱區206的接觸插頭208的數量，可增大放大器晶體管105的柵極面積，并可抑制與柵極面積成反比的1/f噪聲的發生。因此，本實施例可實現高照度成像時的顏色再現性的改進以及低照度成像時的降噪。雖然在圖3A和圖3B的例子中，針對每ー個像素行布置一根地線110，但是可針對多個像素行布置一根地線110，只要所需電壓可被供給阱區206即可。此外，雖然設有接觸插頭208的像素和未設有接觸插頭208的像素交替布置在半導體基板202上，但是它們可不以這樣的周期性方式布置，而是可被隨機布置。而且，雖然針對半導體基板201上的每ー個像素布置ー個接觸插頭205，但是可針對ー個像素布置多個接觸插頭205，或者可針對多個像素布置ー個接觸插頭205。現在參照圖4給出第一實施例的修改例子的描述。圖4是根據本發明的第一實施例的修改例子的固態成像設備的示例性示意截面圖。在該修改例子中，半導體基板201具有在半導體基板201的主表面上部分曝露的連接部分409a。半導體基板202具有在半導體基板202的主表面上部分曝露的連接部分409b。當半導體基板201的主表面與半導體基板202的主表面被布置為彼此面對時，連接部分409a與連接部分409b連接，并且半導體基板201中的地線100與半導體基板202中的阱區206電連接。與連接部分209a和209b—祥，連接部分409a和409b可被形成為頂部布線層的導電圖案，或者可替代地，連接部分409a和409b可與相應半導體基板的可作為頂部布線層的導電圖案電連接。以上配置(在該配置中，地線100僅形成在半導體基板201中，并且在半導體基板202中不形成地線110)可提高半導體基板202的布局的靈活程度。當半導體基板201和202稍微錯位地彼此附連時，或者當它們的附連面具有差的平滑度時，在連接部分409a與40%之間可發生連接問題。結果，地電位不能被供給阱區206。在該修改例子中，地電位通過連接部分409a和409b被供給具有少量接觸插頭的半導體基板202的阱區206。因此，可減少連接部分409a和40%的數量，并可降低連接問題發生的概率。已相對于第一實施例進行解釋的多個修改例子可被組合應用。現在參照圖5A和圖5B給出根據本發明的第二實施例的固態成像設備的描述。圖5A和圖5B是用于示意性地解釋根據本發明的第二實施例的固態成像設備中的接觸插頭的布置的例子的示圖。以下主要描述與第一實施例的不同之處，沒有被特別提及的內容與第ー實施例類似。此外，已相對于第一實施例進行了解釋的修改例子也可應用于本實施例。在本實施例中，半導體基板201的像素陣列中的接觸插頭205的數量少于半導體基板202的像素陣列中的接觸插頭208的數量。更具體地講，針對半導體基板201上的每兩個像素布置ー個接觸插頭205，而針對半導體基板202上的每ー個像素布置ー個接觸插頭208。其中形成有放大器晶體管105和重置晶體管104的阱區206的電位對于確定晶體管的工作特性是重要的。當阱區206的電位根據像素陣列中的位置分布時，可作為隨每個像素陣列而變化的偏移在信號中出現明暗(shading)。可通過布置在半導體基板202的像素陣列中的阱區206中的大量接觸插頭208將地電位供給阱區206來抑制明暗。另ー方面，當在其中布置有光電轉換部101的半導體基板201的阱區203中布置大量接觸插頭205吋，大量暗電流可經由接觸插頭205流過光電轉換部101。光電轉換部101中的暗電流的發生特別是對于暗狀態下的圖像具有不利影響。此外，因為接觸插頭205限制了光電轉換部101的面積，所以光電轉換部101的可接收光的面積減小。這可導致靈敏度降低。通過減少布置在半導體基板201的像素陣列中的接觸插頭205的數量，可減輕光電轉換部101的面積的限制，并可抑制暗電流的發生。通過以上方式，本實施例不僅可實現暗電流的抑制和靈敏度的改進(即，高的S/N比)，而且還可實現明暗的抑制。此外，與已相對于第一實施例進行了解釋的修改例子一祥，地電位可從半導體基板202中的地線100供給半導體基板201中的阱區203。以下描述這樣的照相機，即在該照相機中，根據以上實施例的固態成像設備中的任一個作為其示例性應用被構建。照相機的概念不僅包括作為其主要目的執行成像的設備，而且還包括補充地設有成像功能的設備(比如，個人電腦和移動終端)。照相機包括已作為以上實施例被示例性地描述的根據本發明的固態成像設備中的任ー個和對從該固態成像設備輸出的信號進行處理的信號處理單元。信號處理單元可包括例如A/D轉換器和對從A/D轉換器輸出的數字數據進行處理的處理器。盡管已參照示例性實施例描述了本發明，但是應理解本發明不限于所公開的示例性實施例。以下權利要求的范圍應被給以最廣泛的解釋，以便包含所有這樣的修改以及等同的結構和功能。
權利要求
1.一種固態成像設備，其包括按層布置的第一半導體基板和第二半導體基板，所述第一半導體基板具有第一半導體區，在所述第一半導體區中形成構成像素陣列的一部分的第ー電路，所述第二半導體基板具有第二半導體區，在所述第二半導體區中形成構成所述像素陣列的另一部分的第二電路，并且所述第一電路和所述第二電路彼此電連接，其中， 所述第一半導體基板包括用于將第一電壓供給所述第一半導體區的ー個或多個第一接觸插頭， 所述第二半導體基板包括用于將第二電壓供給所述第二半導體區的ー個或多個第二接觸摘頭，并且 所述像素陣列中的第一接觸插頭的數量不同于所述像素陣列中的第二接觸插頭的數量。
2.根據權利要求1所述的固態成像設備，其中， 所述第一電路包括光電轉換部、浮置擴散區和用于將所述光電轉換部所產生的電荷傳輸到所述浮置擴散區的晶體管，并且 所述第二電路包括用于對所述浮置擴散區進行重置的晶體管和用于放大來自所述浮置擴散區的信號的晶體管中的至少ー個。
3.根據權利要求1所述的固態成像設備，其中， 所述像素陣列中的第一接觸插頭的數量大于所述像素陣列中的第二接觸插頭的數量。
4.根據權利要求3所述的固態成像設備，其中， 所述第一半導體基板還包括被供給第一電壓的導電圖案， 所述第一接觸插頭與所述導電圖案電連接， 所述第一半導體基板還包括在所述第一半導體基板的表面上曝露并與所述導電圖案電連接的連接部分，并且 所述第二接觸插頭與所述連接部分電連接，并且向所述導電圖案供給的第一電壓通過第二接觸插頭被作為第二電壓供給第二半導體基板。
5.根據權利要求1所述的固態成像設備，其中， 所述像素陣列中的第二接觸插頭的數量大于所述像素陣列中的第一接觸插頭的數量。
6.根據權利要求5所述的固態成像設備，其中， 所述第二半導體基板還包括被供給第二電壓的導電圖案， 所述第二接觸插頭與所述導電圖案電連接， 所述第二半導體基板還包括在所述第二半導體基板的表面上曝露并與所述導電圖案電連接的連接部分，并且 所述第一接觸插頭與所述連接部分電連接，并且向所述導電圖案供給的第二電壓通過第一接觸插頭被作為第一電壓供給第一半導體基板。
7.根據權利要求1所述的固態成像設備，其中， 所述第一半導體區和所述第二半導體區具有相同的導電類型。
8.根據權利要求1所述的固態成像設備，其中， 所述第一半導體區和所述第二半導體區具有不同的導電類型。
9.一種照相機，包括: 根據權利要求1所述的固態成像設備；和信號處理單元，其對通過所述固態成像設備獲得的信號進行處理。
10.一種固態成像設備的設計方法，所述固態成像設備包括按層布置的第一半導體基板和第二半導體基板，所述第一半導體基板具有第一半導體區，在所述第一半導體區中形成構成像素陣列的一部分的第一電路，所述第二半導體基板具有第二半導體區，在所述第ニ半導體區中形成構成所述像素陣列的另一部分的第二電路，并且所述第一電路和所述第ニ電路彼此電連接，所述設計方法包括: 確定所述第一電路中所包括的電路元件； 確定所述第二電路中所包括的電路元件； 確定用于將第一電壓供給第一半導體基板的第一半導體區的ー個或多個第一接觸插頭的布置；和 確定用于將第二電壓供給第二半導體基板的第二半導體區的ー個或多個第二接觸插頭的布置。
全文摘要
本發明公開了固態成像設備、照相機和固態成像設備的設計方法。提供一種包括按層布置的兩個半導體基板的固態成像設備。每個半導體基板具有其中形成有構成像素陣列的一部分的電路的半導體區。所述兩個半導體基板中的電路彼此電連接。每個半導體基板包括用于將電壓供給半導體區的一個或多個接觸插頭。像素陣列中的一個半導體基板的接觸插頭的數量不同于像素陣列中的另一個半導體基板的接觸插頭的數量。
文檔編號H04N5/335GK103137640SQ20121050576
公開日2013年6月5日 申請日期2012年11月30日 優先權日2011年12月5日
發明者曾田岳彥 申請人:佳能株式會社