本實(shí)用新型涉及TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x領(lǐng)域。

背景技術(shù)：

TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x用于測(cè)量TDD-LTE手機(jī)發(fā)射的上行信號(hào)強(qiáng)度。由于TDD-LTE采用了時(shí)間隙劃分的方式區(qū)分上行信號(hào)(受激發(fā)射，基站接收)與下行信號(hào)(基站發(fā)射，手機(jī)接收)的發(fā)射時(shí)間，所以現(xiàn)有TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x必須通過檢測(cè)基站下行信號(hào)并獲得與手機(jī)上行發(fā)射時(shí)隙的同步，實(shí)現(xiàn)針對(duì)TDD-LTE手機(jī)上行發(fā)射時(shí)隙的場(chǎng)強(qiáng)測(cè)量。

現(xiàn)有TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x原理框圖如圖1所示。其中TDD-LTE基帶同步電路用于接收解調(diào)基站下行信號(hào)，給出上行同步指示信號(hào)。TDD-LTE上行場(chǎng)強(qiáng)測(cè)量電路根據(jù)上行同步指示信號(hào)給出的時(shí)間窗口，在對(duì)應(yīng)的時(shí)間段做上行信號(hào)功率測(cè)量，并給出上行場(chǎng)強(qiáng)測(cè)量輸出。

當(dāng)現(xiàn)有TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x所處的位置能夠收到滿足最低解調(diào)強(qiáng)度要求的基站下行信號(hào)時(shí)，其測(cè)量電路才能正常工作。然而在實(shí)際使用中，TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x通常處于樓宇樓梯間、過道、電梯等位置，基站信號(hào)收到嚴(yán)重遮蔽，導(dǎo)致其下行接收同步失效，進(jìn)而無法完成上行時(shí)隙場(chǎng)強(qiáng)測(cè)量。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問題是提供一種基于同步處理的TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x，目的在于解決現(xiàn)有場(chǎng)強(qiáng)測(cè)量?jī)x因收到的基站下行信號(hào)過弱導(dǎo)致基帶同步失效，進(jìn)而無法完成上行時(shí)隙場(chǎng)強(qiáng)測(cè)量的問題。

本實(shí)用新型解決上述技術(shù)問題的技術(shù)方案如下：一種基于同步處理的TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x，它包括高精度時(shí)鐘電路、基帶同步電路、同步處理電路和上行場(chǎng)強(qiáng)測(cè)量電路；

所述高精度時(shí)鐘電路的高穩(wěn)時(shí)鐘信號(hào)輸出端與同步處理電路的高穩(wěn)時(shí)鐘信號(hào)輸入端連接；

基帶同步電路接收解調(diào)TDD-LTE基站的下行信號(hào)，基帶同步電路的上行同步信號(hào)輸出端與同步處理電路的上行同步信號(hào)輸入端連接，基帶同步電路的鎖定指示信號(hào)輸出端與同步處理電路的鎖定指示信號(hào)輸入端連接；

同步處理電路的同步指示信號(hào)輸出端與上行場(chǎng)強(qiáng)測(cè)量電路的同步指示信號(hào)輸入端連接；

所述同步處理電路接收上行同步信號(hào)和高穩(wěn)時(shí)鐘信號(hào)進(jìn)行累加計(jì)數(shù)后生成計(jì)數(shù)值，根據(jù)上行同步信號(hào)的上升沿和下降沿生成上升沿位置鎖存器值和下降沿位置鎖存器值，并根據(jù)上升沿位置鎖存器值、下降沿位置鎖存器值和計(jì)數(shù)值輸出高/低電平，根據(jù)鎖定指示信號(hào)、上行同步信號(hào)和高/低電平生成同步信號(hào)并輸出；

上行場(chǎng)強(qiáng)測(cè)量電路輸出上行場(chǎng)強(qiáng)測(cè)量信號(hào)。

本實(shí)用新型的有益效果是：本實(shí)用新型提出的場(chǎng)強(qiáng)測(cè)量?jī)x依靠高精度時(shí)鐘的同步保持能力，在場(chǎng)強(qiáng)測(cè)量?jī)x因收到的基站下行信號(hào)過弱而導(dǎo)致基帶同步失效的情況下，通過高精度時(shí)鐘維持同步指示信號(hào)的輸出，并在一段時(shí)間內(nèi)保證其同步指示精度，從而克服TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x在樓宇樓梯間、過道、電梯等位置因基站信號(hào)收到嚴(yán)重遮蔽而功能失效的問題。

在上述技術(shù)方案的基礎(chǔ)上，本實(shí)用新型還可以做如下改進(jìn)。

進(jìn)一步，所述高精度時(shí)鐘電路采用SA.3Xm微型銣鐘或SA.45s芯片級(jí)原子鐘實(shí)現(xiàn)。

進(jìn)一步，所述高精度時(shí)鐘電路采用HJ5441LM GPS馴服時(shí)鐘實(shí)現(xiàn)，且所述高精度時(shí)鐘電路外接GPS天線。

進(jìn)一步，所述高精度時(shí)鐘電路的精度為±10ppd。

進(jìn)一步，所述基帶同步電路采用TDD-LTE基帶同步電路實(shí)現(xiàn)。

進(jìn)一步，所述基帶同步電路輸出的鎖定指示信號(hào)用于指示基站的下行信號(hào)的解調(diào)狀態(tài)，當(dāng)下行信號(hào)強(qiáng)度符合要求，成功解調(diào)出下行信息時(shí)，該鎖定指示信號(hào)為高電平；當(dāng)下行信號(hào)強(qiáng)度低時(shí)，無法正常解調(diào)，該鎖定指示信號(hào)為低電平。

進(jìn)一步，所述同步處理電路包括循環(huán)計(jì)數(shù)器、寄存鎖存電路、同步信號(hào)生成器和同步切換開關(guān)；

所述循環(huán)計(jì)數(shù)器的上行同步信號(hào)輸入端與基帶同步電路的上行同步信號(hào)輸出端連接；循環(huán)計(jì)數(shù)器的高穩(wěn)時(shí)鐘信號(hào)輸入端與高精度時(shí)鐘電路的高穩(wěn)時(shí)鐘信號(hào)輸出端連接；循環(huán)計(jì)數(shù)器的循環(huán)計(jì)數(shù)信號(hào)輸出端與寄存鎖存電路的循環(huán)計(jì)數(shù)信號(hào)輸入端連接；寄存鎖存電路的上行同步信號(hào)輸入端與基帶同步電路的上行同步信號(hào)輸出端連接；寄存鎖存電路的鎖定指示信號(hào)的輸入端與基帶同步電路的鎖定指示信號(hào)輸出端連接；寄存鎖存電路的周期信號(hào)輸出端與循環(huán)計(jì)數(shù)器的周期信號(hào)輸入端連接；寄存鎖存電路的同步信號(hào)輸出端與同步信號(hào)生成器的同步信號(hào)輸入端連接，同步信號(hào)生成器的同步信號(hào)輸出端與同步切換開關(guān)的同步信號(hào)輸入端連接，同步切換開關(guān)的鎖定指示信號(hào)輸入端與基帶同步電路的鎖定指示信號(hào)輸出端連接，同步切換開關(guān)的上行同步信號(hào)輸入端與基帶同步電路的上行同步信號(hào)輸出端連接。

進(jìn)一步，所述寄存鎖存電路包括上升沿位置寄存器、上升沿位置鎖存器、下降沿位置寄存器、上升沿位置鎖存器、周期長(zhǎng)度寄存器和周期鎖存器；

所述上升沿位置寄存器接收上行同步信號(hào)，上升沿位置寄存器的上升沿位置寄存器值信號(hào)輸出端同時(shí)與上升沿位置鎖存器的上升沿位置寄存器值信號(hào)輸入端和同步切換開關(guān)的寄存器值輸入端連接；

所述上升沿位置鎖存器接收鎖定指示信號(hào)和上升沿位置寄存器值，上升沿位置鎖存器的上升沿位置鎖存器值信號(hào)輸出端與同步信號(hào)生成器的上升沿位置鎖存器值信號(hào)輸入端連接；

所述下降沿位置寄存器接收上行同步信號(hào)，下降沿位置寄存器的下降沿位置寄存器值信號(hào)輸出端同時(shí)與下降沿位置鎖存器的下降沿位置寄存器值信號(hào)輸入端連接和同步切換開關(guān)的寄存器值輸入端；

所述下降沿位置鎖存器接收鎖定指示信號(hào)和下降沿位置寄存器值，下降沿位置鎖存器的下降沿位置鎖存器值信號(hào)輸出端與同步信號(hào)生成器的下降沿位置鎖存器值信號(hào)輸入端連接；

所述周期長(zhǎng)度寄存器接收上行同步信號(hào)，周期長(zhǎng)度寄存器的周期長(zhǎng)度寄存器值信號(hào)輸出端同時(shí)與周期鎖存器的周期長(zhǎng)度寄存器值信號(hào)輸入端連接和同步切換開關(guān)的寄存器值輸入端；

所述周期鎖存器接收上行同步信號(hào)，周期鎖存器的周期鎖存器值信號(hào)輸出端與循環(huán)計(jì)數(shù)器的周期鎖存器值信號(hào)輸入端連接。

進(jìn)一步，所述上行場(chǎng)強(qiáng)測(cè)量電路在基帶信號(hào)或中頻信號(hào)上進(jìn)行場(chǎng)強(qiáng)測(cè)量，當(dāng)進(jìn)行基帶測(cè)量時(shí)采用直接下變頻接收電路實(shí)現(xiàn)，當(dāng)進(jìn)行中頻測(cè)量時(shí)采用混頻下變頻接收電路實(shí)現(xiàn)。

進(jìn)一步，所述直接下變頻接收電路采用AD9361射頻收發(fā)芯片實(shí)現(xiàn)。

附圖說明

圖1為現(xiàn)有TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x的原理示意圖；

圖2為本實(shí)用新型實(shí)施例所述的基于同步處理的TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x的原理示意圖；

圖3為本實(shí)用新型實(shí)施例所述的同步處理電路3的電路圖。

附圖中，各標(biāo)號(hào)所代表的部件列表如下：

1、高精度時(shí)鐘電路，2、基帶同步電路，3、同步處理電路，3-1、循環(huán)計(jì)數(shù)器，3-2、上升沿位置寄存器，3-3、上升沿位置鎖存器，3-4、下降沿位置寄存器，3-5、下降沿位置鎖存器，3-6、周期長(zhǎng)度寄存器，3-7、周期鎖存器，3-8、同步信號(hào)生成器，3-9、同步切換開關(guān)，4、上行場(chǎng)強(qiáng)測(cè)量電路。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本實(shí)用新型的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本實(shí)用新型，并非用于限定本實(shí)用新型的范圍。

實(shí)施例1

如圖1所示，本實(shí)施例提出了一種內(nèi)置高精度時(shí)鐘的TDD-LTE上行信號(hào)場(chǎng)強(qiáng)測(cè)量?jī)x，該測(cè)量?jī)x包括高精度時(shí)鐘電路1、基帶同步電路2、同步處理電路3和上行場(chǎng)強(qiáng)測(cè)量電路4：

所述高精度時(shí)鐘電路1的高穩(wěn)時(shí)鐘信號(hào)輸出端與同步處理電路3的高穩(wěn)時(shí)鐘信號(hào)輸入端連接。

高精度時(shí)鐘電路1負(fù)責(zé)向同步處理電路3提供高穩(wěn)時(shí)鐘，并在失去TDD-LTE下行基帶同步的情況下，提供高精度時(shí)間基準(zhǔn)以維持同步信號(hào)的運(yùn)行。高精度時(shí)鐘基于原子鐘或GPS馴服時(shí)鐘實(shí)現(xiàn)，當(dāng)采用GPS馴服時(shí)鐘實(shí)現(xiàn)時(shí)，高精度時(shí)鐘電路1需要外接GPS天線。高穩(wěn)時(shí)鐘信號(hào)一般為10MHz時(shí)鐘信號(hào)，也可采用其他頻率值。TDD-LTE終端的時(shí)隙長(zhǎng)度為500μs，為保證上行時(shí)隙的測(cè)量精度，一般要求時(shí)隙同步誤差不大于±25μs，通常一次TDD-LTE終端的測(cè)量工作需要持續(xù)40分鐘，則高穩(wěn)時(shí)鐘的精度需優(yōu)于：±1×10^-8，即±10ppd。

根據(jù)系統(tǒng)±10ppd的時(shí)鐘精度要求，原子鐘使用銣原子鐘即可滿足要求，可選用SA.3Xm微型銣鐘或SA.45s芯片級(jí)原子鐘；如使用GPS馴服時(shí)鐘，可選用HJ5441LM GPS馴服時(shí)鐘。

所述基帶同步電路2接收解調(diào)TDD-LTE基站的下行信號(hào)，基帶同步電路2的上行同步信號(hào)輸出端與同步處理電路3的上行同步信號(hào)輸入端連接，基帶同步電路2的鎖定指示信號(hào)輸出端與同步處理電路3的鎖定指示信號(hào)輸入端連接。

基帶同步電路2采用定制的TDD-LTE終端模塊或?qū)Ｓ秒娐穼?shí)現(xiàn)，負(fù)責(zé)接收解調(diào)TDD-LTE基站的下行信號(hào)，并根據(jù)解調(diào)出的信息輸出上行同步信號(hào)及鎖定指示信號(hào)。上行同步信號(hào)是一個(gè)與基站上行時(shí)隙時(shí)間對(duì)應(yīng)的方波信號(hào)，其上升沿對(duì)應(yīng)上行時(shí)隙的開始，下降沿對(duì)應(yīng)上行時(shí)隙的階數(shù)。鎖定指示信號(hào)用于指示基站的下行信號(hào)的解調(diào)狀態(tài)，當(dāng)下行信號(hào)強(qiáng)度滿足要求，成功解調(diào)出下行信息時(shí)，該信號(hào)為高電平；當(dāng)下行信號(hào)強(qiáng)度過低時(shí)，無法正常調(diào)節(jié)，該信號(hào)為低電平。

所述同步處理電路3的同步指示信號(hào)輸出端與上行場(chǎng)強(qiáng)測(cè)量電路4的同步指示信號(hào)輸入端連接。

同步處理電路3負(fù)責(zé)接收來自基帶同步電路2的鎖定指示信號(hào)、上行同步信號(hào)以及來自高精度時(shí)鐘電路1的高穩(wěn)時(shí)鐘信號(hào)，輸出合成同步指示信號(hào)。合成同步信號(hào)不受基站下行信號(hào)強(qiáng)度影響，能始終輸出符合同步精度要求的指示信號(hào)。

所述同步處理電路3接收上行同步信號(hào)和高穩(wěn)時(shí)鐘信號(hào)進(jìn)行累加計(jì)數(shù)后生成計(jì)數(shù)值，根據(jù)上行同步信號(hào)的上升沿和下降沿生成上升沿位置鎖存器值和下降沿位置鎖存器值，并根據(jù)上升沿位置鎖存器值、下降沿位置鎖存器值和計(jì)數(shù)值輸出高/低電平，根據(jù)鎖定指示信號(hào)、上行同步信號(hào)和高/低電平生成同步信號(hào)并輸出。

上行場(chǎng)強(qiáng)測(cè)量電路4輸出上行場(chǎng)強(qiáng)測(cè)量信號(hào)。

上行場(chǎng)強(qiáng)測(cè)量電路4接收來自同步處理電路3的合成同步指示信號(hào)，根據(jù)信號(hào)指示的時(shí)間窗，對(duì)接收到的上行信號(hào)進(jìn)行場(chǎng)強(qiáng)測(cè)量，給出上行場(chǎng)強(qiáng)測(cè)量輸出。測(cè)量在基帶信號(hào)或中頻信號(hào)上進(jìn)行，基帶測(cè)量采用直接下變頻接收電路，直接下變頻接收電路結(jié)構(gòu)簡(jiǎn)單，集成度高，可選用AD9361射頻收發(fā)芯片實(shí)現(xiàn)；中頻測(cè)量采用混頻下變頻接收電路實(shí)現(xiàn)。

優(yōu)選的，如圖3所示，所述同步處理電路3包括循環(huán)計(jì)數(shù)器3-1、寄存鎖存電路、同步信號(hào)生成器3-8和同步切換開關(guān)3-9；

所述循環(huán)計(jì)數(shù)器3-1的上行同步信號(hào)輸入端與基帶同步電路2的上行同步信號(hào)輸出端連接；循環(huán)計(jì)數(shù)器3-1的高穩(wěn)時(shí)鐘信號(hào)輸入端與高精度時(shí)鐘電路1的高穩(wěn)時(shí)鐘信號(hào)輸出端連接；循環(huán)計(jì)數(shù)器3-1的循環(huán)計(jì)數(shù)信號(hào)輸出端與寄存鎖存電路的循環(huán)計(jì)數(shù)信號(hào)輸入端連接；寄存鎖存電路的上行同步信號(hào)輸入端與基帶同步電路2的上行同步信號(hào)輸出端連接；寄存鎖存電路的鎖定指示信號(hào)的輸入端與基帶同步電路2的鎖定指示信號(hào)輸出端連接；寄存鎖存電路的周期信號(hào)輸出端與循環(huán)計(jì)數(shù)器3-1的周期信號(hào)輸入端連接；寄存鎖存電路的同步信號(hào)輸出端與同步信號(hào)生成器3-8的同步信號(hào)輸入端連接，同步信號(hào)生成器3-8的同步信號(hào)輸出端與同步切換開關(guān)3-9的同步信號(hào)輸入端連接，同步切換開關(guān)3-9的鎖定指示信號(hào)輸入端與基帶同步電路2的鎖定指示信號(hào)輸出端連接，同步切換開關(guān)3-9的上行同步信號(hào)輸入端與基帶同步電路2的上行同步信號(hào)輸出端連接。

所述寄存鎖存電路包括上升沿位置寄存器3-2、上升沿位置鎖存器3-3、下降沿位置寄存器3-4、上升沿位置鎖存器3-3、周期長(zhǎng)度寄存器3-6和周期鎖存器3-7；

所述上升沿位置寄存器3-2接收上行同步信號(hào)，上升沿位置寄存器3-2的上升沿位置寄存器值信號(hào)輸出端同時(shí)與上升沿位置鎖存器3-3的上升沿位置寄存器值信號(hào)輸入端和同步切換開關(guān)3-9的寄存器值輸入端連接；

所述上升沿位置鎖存器3-3接收鎖定指示信號(hào)和上升沿位置寄存器值，上升沿位置鎖存器3-3的上升沿位置鎖存器值信號(hào)輸出端與同步信號(hào)生成器3-8的上升沿位置鎖存器值信號(hào)輸入端連接；

所述下降沿位置寄存器3-4接收上行同步信號(hào)，下降沿位置寄存器3-4的下降沿位置寄存器值信號(hào)輸出端同時(shí)與下降沿位置鎖存器3-5的下降沿位置寄存器值信號(hào)輸入端連接和同步切換開關(guān)3-9的寄存器值輸入端；

所述下降沿位置鎖存器3-5接收鎖定指示信號(hào)和下降沿位置寄存器值，下降沿位置鎖存器3-5的下降沿位置鎖存器值信號(hào)輸出端與同步信號(hào)生成器3-8的下降沿位置鎖存器值信號(hào)輸入端連接；

所述周期長(zhǎng)度寄存器3-6接收上行同步信號(hào)，周期長(zhǎng)度寄存器3-6的周期長(zhǎng)度寄存器值信號(hào)輸出端同時(shí)與周期鎖存器3-7的周期長(zhǎng)度寄存器值信號(hào)輸入端連接和同步切換開關(guān)3-9的寄存器值輸入端；

所述周期鎖存器3-7接收上行同步信號(hào)，周期鎖存器3-7的周期鎖存器值信號(hào)輸出端與循環(huán)計(jì)數(shù)器3-1的周期鎖存器值信號(hào)輸入端連接。

本實(shí)施例中，循環(huán)計(jì)數(shù)器3-1在高穩(wěn)時(shí)鐘的驅(qū)動(dòng)下做累加計(jì)數(shù)，當(dāng)上行同步信號(hào)有效時(shí)，循環(huán)計(jì)數(shù)器3-1的計(jì)數(shù)值在每個(gè)上行同步信號(hào)的上升沿被同步復(fù)位為0。當(dāng)上行同步信號(hào)無效時(shí)，循環(huán)計(jì)數(shù)器3-1的計(jì)數(shù)值在越過周期設(shè)定值時(shí)復(fù)位為0。

上升沿寄存器在每個(gè)上行同步信號(hào)的上升沿鎖存循環(huán)計(jì)數(shù)器3-1的計(jì)數(shù)值到上升沿位置寄存器3-2；下降沿寄存器在每個(gè)上行同步信號(hào)的下降沿鎖存循環(huán)計(jì)數(shù)器3-1的計(jì)數(shù)值到下降沿位置寄存器3-4；周期長(zhǎng)度寄存器3-6在每個(gè)上行同步信號(hào)的上升沿鎖存循環(huán)計(jì)數(shù)器3-1的計(jì)數(shù)值到周期長(zhǎng)度寄存器3-6。

當(dāng)鎖定指示信號(hào)有效時(shí)，上升沿位置鎖存器3-3在每個(gè)上行同步信號(hào)的上升沿鎖存上升沿位置寄存器值到上升沿位置鎖存器3-3；下降沿位置鎖存器3-5在每個(gè)上行同步信號(hào)的上升沿鎖存下降沿位置寄存器值到下降沿位置鎖存器3-5；周期鎖存器3-7在每個(gè)上行同步信號(hào)的上升沿鎖存周期長(zhǎng)度寄存器值到周期鎖存器3-7。

同步信號(hào)生成器3-8在循環(huán)計(jì)數(shù)器3-1計(jì)數(shù)值大于等于上升沿位置鎖存器值、小于下降沿位置鎖存器值時(shí)輸出高電平，其余時(shí)候輸出低電平。

同步切換開關(guān)3-9在鎖定指示信號(hào)有效時(shí)輸出來自基帶同步模塊的上行同步信號(hào)，當(dāng)鎖定指示信號(hào)無效時(shí)，輸出同步信號(hào)生成器3-8的輸出信號(hào)。同步切換開關(guān)3-9的輸出即為合成同步信號(hào)輸出。

TDD-LTE的基帶同步信號(hào)周期最大為10ms，當(dāng)高穩(wěn)時(shí)鐘頻率為10MHz時(shí)，循環(huán)計(jì)數(shù)器3-1周期最大為100000，循環(huán)計(jì)數(shù)器3-1及各寄存器、鎖存器的位數(shù)不低于17bit。

以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。