專利名稱：機械電子信號檢測處理eda綜合實驗箱的制作方法
技術領域：
機械電子信號檢測處理EDA綜合實驗箱技術領域[0001]本實用新型涉及一種對機械電子信號檢測處理的硬件實驗平臺，具體說涉及模 塊化的機械電子信號檢測處理EDA綜合實驗箱，供國內高等院校以及高職高專采用EDA 綜合實驗箱進行機械電子信號檢測處理的教學實驗。
背景技術：
[0002]EDA是電子設計自動化(ElectronicDesignAutomation)的縮寫，EDA技術就是以計算機為工具，在EDA軟件平臺上用硬件描述語言HDL完成邏輯電路的設計工作。EDA 應用機械、電子、通信、航空航天、化工、礦產、生物、醫學、軍事等各個領域。[0003]目前已有的EDA實驗箱主要用于高等院校電子工程、計算機、微電子和通信等 專業的電子電路設計、PCB設計和IC設計教學實驗。迄今為止，還沒有一種能夠用于機 械電子類電子信號檢測與處理的EDA教學實驗箱，便于機械電子專業學生盡快掌握EDA 技術，并拓展EDA技術在機械領域中的應用。發明內容[0004]本實用新型的提出，旨在實現一種用于機械電子類電子信號檢測與處理的EDA 教學實驗箱，對多種機械電子信號，如機械平臺上的傳感器(編碼器信號、光柵尺信 號、限位開關信號等)，進行采集、檢測與處理，或者是控制機械平臺的電機運行。該 實驗箱采用模塊化設計方案，具有多種總線擴展接口，實驗內容豐富除能夠完成現有 EDA實驗箱的基本實驗外，主要可通過信號接口與外設連接，實現對多種機械電子信號 檢測處理實驗；此外，可通過EDA綜合實驗箱的DSP總線擴展接口、ARM總線擴展接 口分別與DSP教學實驗箱、ARM嵌入式教學實驗箱連接構成綜合性強，具有先進性，技 術含量高的運動控制綜合教學實驗。[0005]本實用新型的技術方案概述如下[0006]一種機械電子信號檢測處理EDA綜合實驗箱，其特征在于它至少包括FPGA/ CPLD核心模塊、DAC模塊、DI/DO模塊、Encoder模塊和底板；所述底板包括FPGA/ CPLD核心模塊插槽接口、DAC模塊插槽接口、DI/DO模塊插槽接口、Encoder模塊插槽 接口、DSP總線擴展接口、ARM總線擴展接口、KB/LED接口 ；所述FPGA/CPLD核心 模塊、DAC模塊、DI/DO模塊、Encoder模塊各自獨立，通過插槽接口搭建在底板上； 所述模塊之間通過底板插槽和底板上各模塊的信號線相連接；所述FPGA/CPLD核心模 塊至少由第一FPGA/CPLD模塊和第二FPGA/CPLD模塊組成，所述第一FPGA/CPLD模 塊和第二 FPGA/CPLD模塊通過IO管腳連接；所述第二 FPGA/CPLD模塊輸出端和DAC 模塊輸入端連接；所述DI/DO模塊和第二 FPGA/CPLD模塊連接；所述Encoder模塊和 第二 FPGA/CPLD模塊連接；所述ARM總線擴展接口的一端和第一 FPGA/CPLD模塊連 接，另一端可以和外設ARM嵌入式教學實驗箱連接；所述DSP總線擴展接口的一端和第 一 FPGA/CPLD模塊連接，另一端可以和外設DSP教學實驗箱連接；所述KB/LED接口的一端和第一 FPGA/CPLD模塊連接，另一端可以和外設鍵盤/LED連接；所述DAC模 塊、DI/DO模塊、Encoder模塊通過各種模塊上的總線接口與外設連接。[0007]所述FPGA/CPLD核心模塊，至少由第一 FPGA/CPLD模塊和第二 FPGA/CPLD 模塊組成；每個FPGA/CPLD模塊都有一塊FPGA/CPLD芯片、獨立的電源芯片、獨立 的晶振、復位電路、JTAG/AS下載端口；獨立的電源芯片、獨立的晶振、復位電路、 JTAG/AS下載端口都和FPGA/CPLD芯片連接。[0008]所述DAC模塊，至少由第一 DAC模塊和第二 DAC模塊組成；每一 DAC模塊主 要由16bit高速數模轉換芯片構成的數模轉換電路、電流信號轉電壓信號電路、增益調節 電路、單端差分轉換電路、輸出限幅電路和輸出接口電路組成；所述數模轉換電路和電 流信號轉電壓信號電路連接，電流信號轉電壓信號電路和增益調節電路連接，增益調節 電路和單端差分轉換電路連接，單端差分轉換電路和輸出限幅電路連接，輸出限幅電路 和輸出接口電路連接。[0009]所述Encoder模塊，由與編碼器信號線連接的信號接口電路、差分單端信號轉換 電路、高速光耦隔離電路、反向施密特觸發器和與第二 FPGA/CPLD模塊連接的信號接 口電路組成；所述與編碼器信號線連接的信號接口電路和差分單端信號轉換電路連接； 差分單端信號轉換電路和高速光耦隔離電路連接；高速光耦隔離電路和反向施密特觸發 器連接；反向施密特觸發器和與第二 FPGA/CPLD模塊連接的信號接口電路連接。[0010]本實用新型的有益效果在于[0011]本實用新型采用模塊化設計思想，它至少包括FPGA/CPLD核心模塊、DAC模塊、DI/D0模塊、Encoder模塊和底板，各模塊相互獨立；通過底板上插槽接口和信號線 將各模塊連接起來；可以按照實驗需求選擇模塊進行組合，并搭建在底板上；該實驗箱 適用于機械電子專業學生的EDA綜合教學實驗，通過實驗箱的信號接口與機械平臺上的 傳感器信號連接，進行多種機械電子信號檢測處理；此外，通過實驗箱的DSP總線擴展 接口、ARM總線擴展接口分別與DSP教學實驗箱、ARM嵌入式教學實驗箱連接構成機 電一體化實驗臺中的一個綜合性、創新性的運動控制教學實驗。


[0012]圖1為機械電子信號檢測處理EDA綜合實驗箱結構示意圖；[0013]圖2為EDA綜合實驗箱的底板布局實例圖。
具體實施方式
[0014]
以下結合附圖對本實用新型作進一步說明。[0015]本實用新型機械電子信號檢測處理EDA綜合實驗箱結構，如圖1所示，該EDA 綜合實驗箱，至少包括FPGA/CPLD核心模塊、DAC模塊、DI/DO模塊、Encoder模塊， 和底板；所述FPGA/CPLD核心模塊至少由第一 FPGA/CPLD模塊和第二 FPGA/CPLD 模塊組成，所述第一 FPGA/CPLD模塊和第二 FPGA/CPLD模塊通過IO管腳連接；所述 第二 FPGA/CPLD模塊輸出端與DAC模塊輸入端連接；所述DI/D0模塊與第二 FPGA/ CPLD模塊連接；所述Encoder模塊與第二 FPGA/CPLD模塊連接；[0016]如圖2底板布局所示，底板包括2個FPGA/CPLD模塊的插槽接口、2個DAC模塊的插槽接口、DI/DO模塊的插槽接口、&iCOder模塊的插槽接口、DSP總線擴展接口、 ARM總線擴展接口、KB/LED接口；所述FPGA/CPLD核心模塊、DAC模塊、DI/DO模 塊、Encoder模塊各自獨立，通過插槽接口搭建在底板上；所述模塊之間通過底板插槽和 底板上各模塊的信號線相連接；所述ARM總線擴展接口一端與第一 FPGA/CPLD模塊連 接，另一端與ARM嵌入式教學實驗箱連接；所述DSP總線擴展接口與一端第一 FPGA/ CPLD模塊連接，另一端與DSP教學實驗箱連接；所述KB/LED接口與第一FPGA/CPLD 模塊連接，另一端與外設鍵盤/LED連接；所述DAC模塊、DI/D0模塊、Encoder模塊 通過總線接口與外設連接。[0017]FPGA/CPLD核心模塊，至少由第一 FPGA/CPLD模塊和第二 FPGA/CPLD模塊 組成；每個FPGA/CPLD模塊都有一塊FPGA/CPLD芯片、獨立的電源芯片、獨立的晶 振、復位電路、JTAG/AS下載端口。獨立的電源芯片、獨立的晶振、復位電路、JTAG/ AS下載端口都與FPGA/CPLD芯片連接。[0018]DAC模塊，至少由第一 DAC模塊和第二 DAC模塊組成；每一 DAC模塊主要由Wbit高速數模轉換芯片構成的數模轉換電路、電流信號轉電壓信號電路、增益調節 電路、單端差分轉換電路、輸出限幅電路和輸出接口電路組成；數模轉換電路的輸入和 第二 FPGA/CPLD模塊輸出的連接；數模轉換電路的輸出和電流信號轉電壓信號電路連 接，電流信號轉電壓信號電路和增益調節電路連接，增益調節電路和單端差分轉換電路 連接，單端差分轉換電路和輸出限幅電路連接，輸出限幅電路和輸出接口電路連接，由 輸出接口和外設連接。[0019]Encoder模塊，由與編碼器信號線連接的信號接口電路、差分單端信號轉換電 路、高速光耦隔離電路、反向施密特觸發器和與第二 FPGA/CPLD模塊連接的信號接口 電路組成；與編碼器信號線連接的信號接口電路和差分單端信號轉換電路連接；差分 單端信號轉換電路和高速光耦隔離電路連接；高速光耦隔離電路和反向施密特觸發器連 接；反向施密特觸發器和與第二 FPGA/CPLD模塊連接的信號接口電路連接，由FPGA/ CPLD完成信號處理。[0020]機械平臺中的限位開關、接近開關分別與EDA綜合教學實驗箱中的DI/D0模 塊連接；機械平臺中的編碼器信號、光柵尺信號與EDA綜合實驗箱中的Encoder模塊連 接；機械平臺中電機的控制信號可以與EDA綜合實驗箱中的DAC模塊、DI/D0模塊連 接；通過第二 FPGA/CPLD模塊上的JTAG/AS下載接口給FPGA/CPLD芯片下載硬件描 述語言編寫的程序，實現對機械平臺的傳感器信號的采集、處理和控制，組合構成機電 一體化的綜合性教學實驗。[0021]如圖1所示，DSP教學實驗箱和ARM嵌入式教學實驗箱分別通過EDA綜合實 驗箱底板上的DSP總線擴展接口、ARM總線擴展接口與EDA綜合實驗箱中第一 FPGA/ CPLD模塊連接。第一 FPGA/CPLD模塊通過硬件描述語言編程實現雙端口 RAM功能， 從而使DSP教學實驗箱、ARM嵌入式教學實驗箱、EDA綜合實驗箱構成一個高性能運 動控制器的綜合性、創新性教學實驗。[0022]在此說明書中，應當指出，以上實施例僅是本實用新型較有代表性的例子。顯 然，本實用新型不局限于上述具體實施例，還可以做出各種修改、變換和變形。因此， 說明書和附圖應被認為是說明性的而非限制性的。凡是依據本實用新型的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均應認為屬于本實用新型的保護范圍。
權利要求1.一種機械電子信號檢測處理EDA綜合實驗箱，其特征在于它至少包括FPGA/ CPLD核心模塊、DAC模塊、DI/DO模塊、Encoder模塊和底板；所述底板包括FPGA/ CPLD核心模塊插槽接口、DAC模塊插槽接口、DI/DO模塊插槽接口、Encoder模塊插槽 接口、DSP總線擴展接口、ARM總線擴展接口、KB/LED接口 ；所述FPGA/CPLD核心 模塊、DAC模塊、DI/DO模塊、Encoder模塊各自獨立，通過插槽接口搭建在底板上； 所述模塊之間通過底板插槽和底板上各模塊的信號線相連接；所述FPGA/CPLD核心模 塊至少由第一FPGA/CPLD模塊和第二FPGA/CPLD模塊組成，所述第一FPGA/CPLD模 塊和第二 FPGA/CPLD模塊通過IO管腳連接；所述第二 FPGA/CPLD模塊輸出端和DAC 模塊輸入端連接；所述DI/D0模塊和第二 FPGA/CPLD模塊連接；所述Encoder模塊和 第二 FPGA/CPLD模塊連接；所述ARM總線擴展接口的一端和第一 FPGA/CPLD模塊連 接，另一端可以和外設ARM嵌入式教學實驗箱連接；所述DSP總線擴展接口的一端和第 一 FPGA/CPLD模塊連接，另一端可以和外設DSP教學實驗箱連接；所述KB/LED接口 的一端和第一 FPGA/CPLD模塊連接，另一端可以和外設鍵盤/LED連接；所述DAC模 塊、DI/D0模塊、EnCoder模塊通過各種模塊上的總線接口與外設連接。
2.根據權利要求1所述的機械電子信號檢測處理的EDA綜合實驗箱，其特征在于 所述FPGA/CPLD核心模塊，至少由第一 FPGA/CPLD模塊和第二 FPGA/CPLD模塊組 成；每個FPGA/CPLD模塊都有一塊FPGA/CPLD芯片、獨立的電源芯片、獨立的晶 振、復位電路、JTAG/AS下載端口；獨立的電源芯片、獨立的晶振、復位電路、JTAG/ AS下載端口都和FPGA/CPLD芯片連接。
3.根據權利要求1所述的機械電子信號檢測處理的EDA綜合實驗箱，其特征在于 所述DAC模塊，至少由第一 DAC模塊和第二 DAC模塊組成；每一 DAC模塊主要由16bit 高速數模轉換芯片構成的數模轉換電路、電流信號轉電壓信號電路、增益調節電路、單 端差分轉換電路、輸出限幅電路和輸出接口電路組成；所述數模轉換電路和電流信號轉 電壓信號電路連接，電流信號轉電壓信號電路和增益調節電路連接，增益調節電路和單 端差分轉換電路連接，單端差分轉換電路和輸出限幅電路連接，輸出限幅電路和輸出接 口電路連接。
4.根據權利要求1所述的機械電子信號檢測處理的EDA綜合實驗箱，其特征在于 所述Encoder模塊，由與編碼器信號線連接的信號接口電路、差分單端信號轉換電路、高 速光耦隔離電路、反向施密特觸發器和與第二 FPGA/CPLD模塊連接的信號接口電路組 成；所述與編碼器信號線連接的信號接口電路和差分單端信號轉換電路連接；差分單端 信號轉換電路和高速光耦隔離電路連接；高速光耦隔離電路和反向施密特觸發器連接； 反向施密特觸發器和與第二 FPGA/CPLD模塊連接的信號接口電路連接。
專利摘要本實用新型公開了一種機械電子信號檢測處理EDA綜合實驗箱，它至少包括FPGA/CPLD核心模塊、DAC模塊、DI/DO模塊、Encoder模塊，以及底板，所述模塊各自獨立；底板上包括所述模塊的插槽接口、DSP和ARM總線擴展接口、KB/LED接口；所述模塊通過底板上的插槽與信號線相互連接。本實用新型適用于機械電機類的EDA綜合教學實驗，可通過實驗箱上的信號接口與機械平臺上的傳感器信號連接，實現對多種機械電子信號的檢測與處理；也可通過總線擴展接口與DSP、ARM教學實驗箱連接進行機電一體化實驗平臺的運動控制綜合性實驗。本實用新型便于機械電子專業學生掌握EDA技術，拓展EDA技術在機械領域中的應用。
文檔編號G09B23/18GK201812417SQ20102029830
公開日2011年4月27日 申請日期2010年8月20日 優先權日2010年8月20日
發明者龐克中, 廖小平, 潘海鴻, 秦剛年, 陳琳, 黃朝偉 申請人:廣西大學