1.一種GOA驅(qū)動電路，其特征在于，包括：級聯(lián)的多個GOA單元，設(shè)n為正整數(shù)，除第一級與最后一級GOA單元以外，第n級GOA單元用于依據(jù)第n-1級GOA單元的輸出端G(n-1)輸出的掃描信號、第n+1級GOA單元的輸出端G(n+1)輸出的掃描信號、第一時鐘信號、第二時鐘信號、掃描下拉信號、正向掃描直流控制信號以及反向掃描直流控制信號，在輸出端G(n)輸出掃描信號；每一級GOA單元均包括正反掃控制模塊、輸出模塊、下拉模塊、下拉控制模塊以及輸出反饋模塊；
所述正反掃控制模塊，用于依據(jù)所述正向掃描直流控制信號以及所述反向掃描直流控制信號，在第一節(jié)點(diǎn)(K(n))輸出控制信號；
所述輸出模塊，耦接于所述第一節(jié)點(diǎn)(K(n))并電性連接于所述第二時鐘信號，用于依據(jù)所述控制信號和所述第二時鐘信號，在所述輸出端G(n)輸出掃描信號；
所述下拉模塊，電性連接所述輸出控制模塊，用于將所述輸出端G(n)輸出的掃描信號下拉至恒壓低電平；
所述下拉控制模塊，電性連接于所述第一節(jié)點(diǎn)(K(n))、所述第一時鐘信號以及所述輸出端G(n)，用于將所述輸出端G(n)輸出的掃描信號保持恒壓低電平；以及
所述輸出反饋模塊，電性連接于所述掃描下拉信號、所述第一時鐘信號以及所述輸出端G(n)，用于拉低所述輸出端G(n)輸出的掃描信號的電位。
2.如權(quán)利要求1所述的GOA驅(qū)動電路，其特征在于，當(dāng)所述輸出端G(n)輸出的掃描信號為恒壓高電平且所述掃描下拉信號為高電平時，所述輸出反饋模塊將所述輸出端G(n)輸出的掃描信號拉低到介于恒壓高電平與恒壓低電平之間的電位。
3.如權(quán)利要求1所述的GOA驅(qū)動電路，其特征在于，所述第一時鐘信號和所述第二時鐘信號的脈沖是依序輪流輸出，且互不重疊。
4.如權(quán)利要求1所述的GOA驅(qū)動電路，其特征在于，所述正反掃控制模塊包括：第一薄膜晶體管以及第三薄膜晶體管；所述第一薄膜晶體管的柵極電性連接于正向掃描直流控制信號，源極電性連接于第n-1級GOA單元的輸出端G(n-1)，漏極電性連接于第一節(jié)點(diǎn)(K(n))；所述第三薄膜晶體管的柵極電性連接于反向掃描直流控制信號，源極電性連接于第n+1級GOA單元的輸出端G(n+1)，漏極電性連接于所述第一節(jié)點(diǎn)(K(n))。
5.如權(quán)利要求4所述的GOA驅(qū)動電路，其特征在于，所述輸出模塊包括：第二薄膜晶體管以及第一自舉電容；所述第二薄膜晶體管的柵極電性連接于第二節(jié)點(diǎn)(Q(n))，源極電性連接于第二時鐘信號，漏極電性連接于輸出端G(n)；所述第一自舉電容的一端電性連接于所述第二節(jié)點(diǎn)(Q(n))，另一端電性連接于所述輸出端G(n)。
6.如權(quán)利要求5所述的GOA驅(qū)動電路，其特征在于，所述下拉模塊包括：第四薄膜晶體管、第五薄膜晶體管以及第六薄膜晶體管；所述第四薄膜晶體管的柵極電性連接于恒壓高電平，源極電性連接于第三節(jié)點(diǎn)(H(n))，漏極電性連接于所述第二節(jié)點(diǎn)(Q(n))；所述第五薄膜晶體管的柵極電性連接于第四節(jié)點(diǎn)(P(n))，源極電性連接于恒壓低電平，漏極電性連接于所述第六薄膜晶體管的漏極；所述第六薄膜晶體管的柵極電性連接于第二時鐘信號，源極電性連接于所述第三節(jié)點(diǎn)(H(n))。
7.如權(quán)利要求6所述的GOA驅(qū)動電路，其特征在于，所述下拉控制模塊包括：第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管以及第二自舉電容；所述第七薄膜晶體管的柵極電性連接于所述第四節(jié)點(diǎn)(P(n))，源極電性連接于所述恒壓低電平，漏極電性連接于所述輸出端G(n)；所述第八薄膜晶體管的柵極電性連接于所述第一時鐘信號，源極電性連接于所述恒壓高電平，漏極電性連接于所述第四節(jié)點(diǎn)(P(n))；所述第九薄膜晶體管的柵極電性連接于所述第三節(jié)點(diǎn)(H(n))，源極電性連接于所述第一時鐘信號，漏極電性連接于所述第四節(jié)點(diǎn)(P(n))；所述第十薄膜晶體管的柵極電性連接于所述第一時鐘信號，源極電性連接于所述第一節(jié)點(diǎn)(K(n))，漏極電性連接于所述第三節(jié)點(diǎn)(H(n))；所述第二自舉電容的一端電性連接于所述第四節(jié)點(diǎn)(P(n))，另一端電性連接于所述恒壓低電平。
8.如權(quán)利要求7所述的GOA驅(qū)動電路，其特征在于，所述輸出反饋模塊包括：第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管以及分壓電阻；所述第十一薄膜晶體管的柵極電性連接于所述輸出端G(n)，源極電性連接于所述掃描下拉信號，漏極電性連接于第五節(jié)點(diǎn)(F(n))；所述第十二薄膜晶體管的柵極電性連接于所述第一時鐘信號，源極電性連接于所述恒壓低電平，漏極電性連接于所述第五節(jié)點(diǎn)(F(n))；所述第十三薄膜晶體管的柵極電性連接于所述第五節(jié)點(diǎn)(F(n))，源極通過所述分壓電阻電性連接于所述恒壓低電平，漏極電性連接于所述輸出端G(n)。
9.如權(quán)利要求8所述的GOA驅(qū)動電路，其特征在于，所述輸出反饋模塊進(jìn)一步包括：負(fù)載電阻以及負(fù)載電容；所述負(fù)載電阻的一端電性連接于所述第十一薄膜晶體管的漏極同時電性連接于所述負(fù)載電容的一端，所述負(fù)載電阻的另一端電性連接于所述第五節(jié)點(diǎn)(F(n))；所述負(fù)載電容的另一端電性連接于所述恒壓低電平。
10.如權(quán)利要求8或9任一項(xiàng)所述的GOA驅(qū)動電路，其特征在于，所述輸出端G(n)輸出的掃描信號隨著所述第五節(jié)點(diǎn)(F(n))上升至高電平而下降至介于恒壓高電平與恒壓低電平之間的電位。
11.如權(quán)利要求4-8任一項(xiàng)所述的GOA驅(qū)動電路，其特征在于，所有薄膜晶體管均為N型低溫多晶硅半導(dǎo)體薄膜晶體管。