本發明涉及液晶顯示器技術領域，尤其涉及一種goa電路及液晶顯示裝置。

背景技術：

液晶顯示器以其高顯示品質、價格低廉、攜帶方便等優點，成為在移動通訊設備、電腦、電視等的顯示終端。目前普遍采用的電視液晶顯示器的面板驅動技術逐漸趨向于采用陣列基板行驅動(gatedriveronarray，簡稱goa)技術，其運用平板顯示面板的原有制程，將面板水平掃描線的驅動電路制作在顯示區周圍的基板上，goa技術能簡化平板顯示面板的制作工序，省去水平掃描線方向的綁定(bonding)工藝，可提升產能并降低產品成本，同時可以提升顯示面板的集成度使之更適合制作窄邊框或無邊框顯示產品，滿足現代人們的視覺追求。

在液晶顯示器中，每個像素具有一個薄膜晶體管(thinfilmtransistor，簡稱tft)，其柵極連接至掃描線，漏極連接至數據線，源極則連接至像素電極。在掃描線上施加足夠的電壓，會使得該條線上的所有薄膜晶體管打開，此時數據線上的顯示信號電壓寫入像素，以控制不同液晶的透光度進而達到控制色彩的效果。

現有的goa電路通常包括級聯的多個goa單元，每一級goa單元對應驅動一級水平掃描線。goa單元主要包括有上拉電路(pull-uppart)、上拉控制電路(pull-upcontrolpart)，下傳電路(transferpart)、下拉電路(keypull-downpart)和下拉維持電路(pull-downholdingpart)，以及負責電位抬升的自舉(boast)電容。其中，上拉電路主要負責將時鐘信號(clock)輸出為柵極(gate)信號；上拉控制電路負責控制上拉電路的打開時間，一般連接前面級goa單元傳遞過來的下傳信號或者gate信號；下拉電路負責在第一時間將gate信號拉低為低電位，即關閉gate信號；下拉維持電路則負責將gate輸出信號和上拉電路的gate信號維持在關閉狀態，通常有兩個下拉維持模塊交替作用；自舉電容(cboast)則負責q點的二次抬升，這樣有利于上拉電路的g(n)輸出。

如圖1所示，在現有技術中，用于平板顯示的goa電路的一種多級連接方法，其中，第一低頻時鐘信號lc1、第二低頻時鐘信號lc2、直流低電壓vss、及4個高頻時鐘信號ck1～ck4的金屬線放置于面板左右兩側各級goa電路的外圍。數個提供數據信號的數據線，數個提供掃描信號的掃描線，數個像素p陣列排布，每一像素p電性連接于一條數據線及一條掃描線；數個移位寄存器依序排列s(n-3)(圖中未示出)、s(n-2)(圖中未示出)、s(n-1)(圖中未示出)、s(n)(圖中未示出)，每一移位寄存器分別輸出一柵極信號，以掃描顯示裝置中對應的掃描線(gateline)，各移位寄存器分別電性連接第一低頻時鐘信號lc1、第二低頻時鐘信號lc2、直流低電壓vss以及四個高頻時鐘信號ck1～ck4中的一個高頻時鐘信號。具體地，第n級goa電路分別接受第一低頻時鐘信號lc1、第二低頻時鐘信號lc2、直流低電壓vss、高頻時鐘信號ck1～ck4中的1個高頻時鐘信號、第n-2級goa電路產生的g(n-2)信號和啟動信號st(n-2)、第n+2級goa電路產生的g(n+2)信號，并產生g(n)、st(n)和q(n)信號。

但是上述goa電路結構中的q點電壓低，使得goa電路的驅動性能不高。

技術實現要素：

本發明提供一種goa電路及液晶顯示裝置，用以解決現有技術中q點電壓低，使得goa電路的驅動性能不高的技術問題。

本發明一方面提供一種goa電路，包括多級goa子電路，每級goa子電路包括上拉控制單元、上拉單元、下傳單元、下拉單元、下拉維持單元和自舉單元；

其中，上拉控制單元與第一信號輸入端、第二信號輸入端及第一節點連接，用于在第一信號輸入端的控制下將第二信號輸入端的電壓信號輸出至第一節點上；

上拉單元與第一高頻時鐘信號輸入端、第一信號輸出端及第一節點連接，用于將第一高頻時鐘信號輸入端的時鐘信號輸入至第一信號輸出端；

下傳單元與第一高頻時鐘信號輸入端、第一節點及第二信號輸出端相連，用于為另一級goa子電路的第二信號輸入端提供電壓信號；

下拉單元與第一節點、第一信號輸出端、第三信號輸入端及直流低電壓輸入端連接，用于將第一信號輸出端的輸出信號拉低為低電位；

下拉維持單元與第一節點、直流低電壓輸入端、第一低頻時鐘信號輸入端、第二低頻時鐘信號輸入端及第一信號輸出端相連，用于將第一信號輸出端的輸出信號維持在低電位狀態；

自舉單元包括第一電容、第二電容、第一薄膜晶體管和第二薄膜晶體管，其中，第一電容的第一端與第一節點連接，第一電容的第二端與第二電容的第一端連接，第二電容的第二端與第一信號輸出端連接；第一薄膜晶體管的第一極、第二極和柵極分別與第二高頻時鐘信號輸入端、第二電容的第一端和第四信號輸入端一一對應連接；第二薄膜晶體管的第一極、第二極和柵極分別與第二電容的第一端、直流低電壓輸入端和第三信號輸入端一一對應連接。

進一步的，下拉單元包括第三薄膜晶體管和第四薄膜晶體管，其中，第三薄膜晶體管的第一極、第二極和柵極分別與第一信號輸出端、直流低電壓輸入端和第三信號輸入端一一對應連接；

第四薄膜晶體管的第一極、第二極和柵極分別與第一節點、直流低電壓輸入端和第三信號輸入端一一對應連接。

進一步的，上拉控制單元包括第五薄膜晶體管；其中，第五薄膜晶體管的第一極、第二極和柵極分別與第一信號輸入端、第一節點和第二信號輸入端一一對應連接。

進一步的，下拉維持單元包括第一下拉維持電路和第二下拉維持電路；其中，第一下拉維持電路與第一節點、直流低電壓輸入端、第一低頻時鐘信號輸入端及第一信號輸出端相連，用于將第一信號輸出端的輸出信號維持在低電位狀態；

第二下拉維持電路與第一節點、直流低電壓輸入端、第二低頻時鐘信號輸入端及第一信號輸出端相連，用于將第一信號輸出端的輸出信號維持在低電位狀態。

進一步的，第一下拉維持電路包括第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管及第十一薄膜晶體管；

其中，第六薄膜晶體管的第一極、第二極和柵極分別與第一節點、直流低電壓輸入端和第十薄膜晶體管的第一極一一對應連接；

第七薄膜晶體管的第一極、第二極和柵極分別與第一信號輸出端、直流低電壓輸入端和第十薄膜晶體管的第一極一一對應連接；

第八薄膜晶體管的第一極和柵極均與第一低頻時鐘信號輸入端連接，第八薄膜晶體管的第二極與第十一薄膜晶體管的第一極連接；

第九薄膜晶體管的第一極、第二極和柵極分別與第一低頻時鐘信號輸入端、第十薄膜晶體管的第一極和第十一薄膜晶體管的第一極一一對應連接；

第十薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節點一一對應連接；

第十一薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節點一一對應連接。

進一步的，第二下拉維持電路包括第十二薄膜晶體管、第十三薄膜晶體管、第十四薄膜晶體管、第十五薄膜晶體管、第十六薄膜晶體管及第十七薄膜晶體管；

其中，第十二薄膜晶體管的第一極、第二極和柵極分別與第一節點、直流低電壓輸入端和第十六薄膜晶體管的第一極一一對應連接；

第十三薄膜晶體管的第一極、第二極和柵極分別與第一信號輸出端、直流低電壓輸入端和第十六薄膜晶體管的第一極一一對應連接；

第十四薄膜晶體管的第一極和柵極均與第二低頻時鐘信號輸入端連接，第十四薄膜晶體管的第二極與第十七薄膜晶體管的第一極連接；

第十五薄膜晶體管的第一極、第二極和柵極分別與第二低頻時鐘信號輸入端、第十六薄膜晶體管的第一極和第十七薄膜晶體管的第一極一一對應連接；

第十六薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節點一一對應連接。

第十七薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節點一一對應連接。

進一步的，下傳單元包括第十八薄膜晶體管，第十八薄膜晶體管的第一極、第二極和柵極分別與第一高頻時鐘信號輸入端、第二信號輸出端和第一節點一一對應連接。

進一步的，上拉單元包括第十九薄膜晶體管，第十九薄膜晶體管的第一極、第二極和柵極分別與第一高頻時鐘信號輸入端、第一信號輸出端和第一節點一一對應連接。

進一步的，第一極為漏極，第二極為源極。

本發明另一方面提供一種液晶顯示裝置，包括上述的goa電路。

本發明提供的goa電路及液晶顯示裝置，自舉單元中包括第一電容、第二電容、第一薄膜晶體管和第二薄膜晶體管，第一薄膜晶體管可用來提升第一電容和第二電容之間的電壓，第二薄膜晶體管可用來拉低第一電容和第二電容之間的電壓。使用第一電容和第二電容作為q點耦合電容，可以對q點做兩次電容耦合，以提升q點電壓，增強goa電路的驅動能力。

附圖說明

在下文中將基于實施例并參考附圖來對本發明進行更詳細的描述。其中：

圖1為現有技術中的goa多級驅動架構示意圖；

圖2為本發明實施例提供的goa子電路結構示意圖；

圖3a-3c為本發明實施例提供的各信號時序圖；

圖4為根據本發明實施例提供的goa電路獲得的q點波形圖。

在附圖中，相同的部件使用相同的附圖標記。附圖并未按照實際的比例繪制。

具體實施方式

下面將結合附圖對本發明作進一步說明。

圖2為本發明實施例提供的goa電路結構示意圖，如圖2所示，本發明實施例提供一種goa電路，包括多級goa子電路，每級goa子電路包括上拉控制單元1、上拉單元2、下傳單元3、下拉單元4、下拉維持單元5和自舉單元6。

一般的，goa電路包括有啟動信號stv，第一低頻時鐘信號lc1、第二低頻時鐘信號lc2、直流低電壓vss、及4個高頻時鐘信號ck1～ck4。啟動信號用于啟動goa的前2級的t11，以及下拉最后兩級的t31和t41，低頻信號lc1和lc2交替的進行goa電路的下拉維持，goa電路主要為在gate信號處于關閉狀態時，保持gn處于穩定的低電位，同時掃描線所需的gn信號主要通過四個高頻信號中的一個輸出高電平，使顯示面板的柵極信號可以很好地打開，以控制數據(data)信號輸入像素中的薄膜晶體管中，從而使像素p可以正常充放電。

在本實施例中，設置有12個高頻時鐘信號，分別用ck1-ck12表示，當然高頻時鐘信號也可以設置為其他個數，在此不做限定。因此，第n級goa子電路分別接受第一低頻時鐘信號lc1、第二低頻時鐘信號lc2、直流低電壓信號vss、高頻時鐘信號(圖2中的兩個高頻時鐘信號為ck10和ck7)、第n-6級goa子電路產生的第n-6級柵極信號g(n-6)(由第n-6級goa子電路的第一信號輸出端o1輸出)和第n-6級啟動信號st(n-6)(由第n-6級goa子電路的第二信號輸出端o2輸出)、第n+6級goa子電路產生的第n+6級柵極信號g(n+6)(由第n+6級goa子電路的第一信號輸出端o1輸出)及第n-3級goa子電路產生的第n-3級柵極信號g(n-3)(由第n-3級goa子電路的第一信號輸出端o1輸出)，并產生第n級柵極信號g(n)、第n級下傳信號st(n)(即第n+6級啟動信號)和第一節點m處的第n級第一節點輸出信號q(n)。

在本實施例中，以第n級goa子電路為例進行說明，其中，第一信號輸入端i1提供的信號為第n-6級goa子電路產生的第n-6級柵極信號g(n-6)；第二信號輸入端i2提供的信號為第n-6級goa子電路產生的第n-6級下傳信號st(n-6)；第三信號輸入端i3提供的信號為第n+6級goa子電路產生的第n+6級柵極信號g(n+6)；第四信號輸入端i4提供的信號為第n-3級goa子電路產生的第n-3級柵極信號g(n-3)。第一信號輸出端o1輸出的信號為第n級goa子電路產生的第n級柵極信號g(n)，第一信號輸出端o1與掃描線連接，以將第n級柵極信號g(n)提供給第n級掃描線；第二信號輸出端o2輸出的信號為第n級goa子電路產生的第n級下傳信號st(n)；第一節點m輸出的信號為第n級goa子電路產生的第n級第一節點輸出信號q(n)。第一低頻時鐘信號輸入端i7提供第一低頻時鐘信號lc1；第二低頻時鐘信號輸入端i8提供第二低頻時鐘信號lc2；直流低電壓輸入端i9提供直流低電壓信號vss；第一高頻時鐘信號輸入端i5提供高頻時鐘信號ck1-ck12中的一個；第二高頻時鐘信號輸入端i6提供高頻時鐘信號ck1-ck12中的一個。在本實施例中，第二高頻時鐘信號輸入端i6提供的高頻時鐘信號與第n-3級goa子電路中第一高頻時鐘信號輸入端i5提供的高頻時鐘信號一致。如圖3a-圖3c所示的各信號時序圖。其中，gate1為第一信號輸入端i1處的柵極信號波形圖；gate7為第一信號輸出端o1處的柵極信號波形圖；gate10為第四信號輸入端i4處的柵極信號波形圖；gate16為第三信號輸入端i3處的柵極信號波形圖；k為圖2中節點k(n)處的波形圖，p為圖2中節點p(n)處的波形圖。

在本實施例中，對于前6級的goa子電路的第一信號輸入端i1和最后6級的goa子電路的第三信號輸入端i3，對其提供外部啟動信號。

上拉控制單元1與第一信號輸入端i1、第二信號輸入端i2及第一節點m連接，用于在第一信號輸入端i1的控制下將第二信號輸入端i2的電壓信號輸出至第一節點m上。上拉單元2與第一高頻時鐘信號輸入端i5、第一信號輸出端o1及第一節點m連接，用于將第一高頻時鐘信號輸入端i5的時鐘信號輸入至第一信號輸出端o1。下傳單元3與第一高頻時鐘信號輸入端i5、第一節點m及第二信號輸出端o2相連，用于為另一級goa子電路的第二信號輸入端i2提供電壓信號，此處的電壓信號即是指相應的另一級goa子電路的啟動信號。

下拉單元4與第一節點m、第一信號輸出端o1、第三信號輸入端i3及直流低電壓輸入端i9連接，用于將第一信號輸出端o1的輸出信號拉低為低電位。

下拉維持單元5與第一節點m、直流低電壓輸入端i9、第一低頻時鐘信號輸入端i7、第二低頻時鐘信號輸入端i8及第一信號輸出端o1相連，用于將第一信號輸出端o1的輸出信號維持在低電位狀態。

自舉單元6包括第一電容cb2、第二電容cb1、第一薄膜晶體管t23和第二薄膜晶體管t34，其中，第一電容cb2的第一端與第一節點m連接，第一電容cb2的第二端與第二電容cb1的第一端連接，第二電容cb1的第二端與第一信號輸出端o1連接；第一薄膜晶體管t23的第一極、第二極和柵極分別與第二高頻時鐘信號輸入端i6、第二電容cb1的第一端和第四信號輸入端i4一一對應連接；第二薄膜晶體管t34的第一極、第二極和柵極分別與第二電容cb1的第一端、直流低電壓輸入端i9和第三信號輸入端i3一一對應連接。

在本實施例提供的goa電路中，自舉單元6中包括第一電容cb2、第二電容cb1、第一薄膜晶體管t23和第二薄膜晶體管t34，第一薄膜晶體管t23可用來提升第一電容cb2和第二電容cb1之間的電壓，第二薄膜晶體管t34可用來拉低第一電容cb2和第二電容cb1之間的電壓。使用第一電容cb2和第二電容cb1作為q點耦合電容，可以對q點做兩次電容耦合，以提升q點電壓和上拉單元2的驅動能力。如圖4所示，圖4為現有技術中goa電路的q點電壓波形與本發明實施例提供的goa電路的q點電壓波形示意圖，其中，a為現有技術中goa電路的q點電壓波形，b為本發明實施例提供的goa電路的q點電壓波形，從圖4中虛線圓圈處明顯可獲知，與現有技術相比，本發明實施例提供的goa電路的q點電壓波形明顯提升，大大增強了goa電路的驅動能力。

在本發明一實施例中，下拉單元4包括第三薄膜晶體管t31和第四薄膜晶體管t41，其中，第三薄膜晶體管t31的第一極、第二極和柵極分別與第一信號輸出端o1、直流低電壓輸入端i9和第三信號輸入端i3一一對應連接；第四薄膜晶體管t41的第一極、第二極和柵極分別與第一節點m、直流低電壓輸入端i9和第三信號輸入端i3一一對應連接。下拉單元4用于將第n級柵極信號g(n)拉低為低電位，即關閉第n級柵極信號g(n)。

在本發明另一具體實施例中，上拉控制單元1包括第五薄膜晶體管t11；其中，第五薄膜晶體管t11的第一極、第二極和柵極分別與第一信號輸入端i1、第一節點m和第二信號輸入端i2一一對應連接。上拉控制單元1負責控制上拉單元2的輸出信號的打開時間。

在本發明一具體實施例中，下拉維持單元5包括第一下拉維持電路51和第二下拉維持電路52；其中，第一下拉維持電路51與第一節點m、直流低電壓輸入端i9、第一低頻時鐘信號輸入端i7及第一信號輸出端o1相連，用于將第一信號輸出端o1的輸出信號維持在低電位狀態；第二下拉維持電路52與第一節點m、直流低電壓輸入端i9、第二低頻時鐘信號輸入端i8及第一信號輸出端o1相連，用于將第一信號輸出端o1的輸出信號維持在低電位狀態。第一低頻時鐘信號輸入端i7提供的第一低頻時鐘信號lc1和第二低頻時鐘信號輸入端i8提供的第二低頻時鐘信號lc2交替的進行goa子電路的下拉維持，以將第n級柵極信號g(n)和上拉單元2的輸出信號維持在關閉狀態。

在本發明一具體實施例中，第一下拉維持電路51包括第六薄膜晶體管t42、第七薄膜晶體管t32、第八薄膜晶體管t51、第九薄膜晶體管t53、第十薄膜晶體管t54及第十一薄膜晶體管t52；其中，第六薄膜晶體管t42的第一極、第二極和柵極分別與第一節點m、直流低電壓輸入端i9和第十薄膜晶體管t54的第一極一一對應連接；第七薄膜晶體管t32的第一極、第二極和柵極分別與第一信號輸出端o1、直流低電壓輸入端i9和第十薄膜晶體管t54的第一極一一對應連接；第八薄膜晶體管t51的第一極和柵極均與第一低頻時鐘信號輸入端i7連接，第八薄膜晶體管t51的第二極與第十一薄膜晶體管t52的第一極連接；第九薄膜晶體管t53的第一極、第二極和柵極分別與第一低頻時鐘信號輸入端i7、第十薄膜晶體管t54的第一極和第十一薄膜晶體管t52的第一極一一對應連接；第十薄膜晶體管t54的第二極和柵極分別與直流低電壓輸入端i9和第一節點m一一對應連接；第十一薄膜晶體管t52的第二極和柵極分別與直流低電壓輸入端i9和第一節點m一一對應連接。

在本發明另一具體實施例中，第二下拉維持電路52包括第十二薄膜晶體管t43、第十三薄膜晶體管t33、第十四薄膜晶體管t61、第十五薄膜晶體管t63、第十六薄膜晶體管t64及第十七薄膜晶體管t62；其中，第十二薄膜晶體管t43的第一極、第二極和柵極分別與第一節點m、直流低電壓輸入端i9和第十六薄膜晶體管t64的第一極一一對應連接；第十三薄膜晶體管t33的第一極、第二極和柵極分別與第一信號輸出端o1、直流低電壓輸入端i9和第十六薄膜晶體管t64的第一極一一對應連接；第十四薄膜晶體管t61的第一極和柵極均與第二低頻時鐘信號輸入端i8連接，第十四薄膜晶體管t61的第二極與第十七薄膜晶體管t62的第一極連接；第十五薄膜晶體管t63的第一極、第二極和柵極分別與第二低頻時鐘信號輸入端i8、第十六薄膜晶體管t64的第一極和第十七薄膜晶體管t62的第一極一一對應連接；第十六薄膜晶體管t64的第二極和柵極分別與直流低電壓輸入端i9和第一節點m一一對應連接。第十七薄膜晶體管t62的第二極和柵極分別與直流低電壓輸入端i9和第一節點m一一對應連接。

下傳單元3包括第十八薄膜晶體管t22，第十八薄膜晶體管t22的第一極、第二極和柵極分別與第一高頻時鐘信號輸入端i5、第二信號輸出端o2和第一節點m一一對應連接。下傳單元3用于為另一級goa子電路的第二信號輸入端i2提供電壓信號。

上拉單元2包括第十九薄膜晶體管t21，第十九薄膜晶體管t21的第一極、第二極和柵極分別與第一高頻時鐘信號輸入端i5、第一信號輸出端o1和第一節點m一一對應連接。上拉單元2主要負責將第一高頻時鐘信號端輸入的第一高頻時鐘信號輸出為第n級柵極信號g(n)。

上述各薄膜晶體管中的第一極為漏極，第二極為源極。

本發明實施例還提供一種液晶顯示裝置，包括上述實施例中的goa電路。

雖然已經參考優選實施例對本發明進行了描述，但在不脫離本發明的范圍的情況下，可以對其進行各種改進并且可以用等效物替換其中的部件。尤其是，只要不存在結構沖突，各個實施例中所提到的各項技術特征均可以任意方式組合起來。本發明并不局限于文中公開的特定實施例，而是包括落入權利要求的范圍內的所有技術方案。

應該理解的是，本發明所公開的實施例不限于這里所公開的特定結構、處理步驟或材料，而應當延伸到相關領域的普通技術人員所理解的這些特征的等同替代。還應當理解的是，在此使用的術語僅用于描述特定實施例的目的，而并不意味著限制。

說明書中提到的“一個實施例”或“實施例”意指結合實施例描述的特定特征、結構或特性包括在本發明的至少一個實施例中。因此，說明書通篇各個地方出現的短語“一個實施例”或“實施例”并不一定均指同一個實施例。