大板加電線路及其制造方法
【專利摘要】本發(fā)明涉及一種大板加電線路及其制造方法。該大板加電線路包括對置的彩膜基板和陣列基板，該彩膜基板的外圍區(qū)域設有懸空的ITO圖形，該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設有接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形，所述接觸孔與所述懸空的ITO圖形之間設有導電體導通電流。本發(fā)明還提供了相應的大板加電線路制造方法。本發(fā)明大板加電線路及其制造方法對CVD的設備要求降低，有利于獲得更好的玻璃基板利用率，獲得更好效益，減少靜電破壞的發(fā)生比例。
【專利說明】大板加電線路及其制造方法
【技術領域】
[0001]本發(fā)明涉及液晶顯示技術，尤其涉及一種大板加電線路設計及其制造方法。
【背景技術】
[0002]隨著信息社會的發(fā)展，人們對顯示設備的需求得到了增長。為了滿足這種需求，最近幾種平板顯示設備，比方說:液晶顯示器件(IXD)，等離子體顯示器件(PDP)，有機發(fā)光二極管(OLED)顯示器件都得到了迅猛的發(fā)展。在平板顯示器件當中，液晶顯示器件由于其重量低、體積小、能耗低的優(yōu)點，正在逐步取代冷陰極顯示設備。
[0003]但是最初出現(xiàn)的扭曲向列型(TN)，超扭曲向列型(STN)液晶顯示模式存在對比度低，視角差等問題點。隨著人們生活水平的提高，對顯示器件的要求也越來越高，所以以面內開關顯示模式(IPS:1n Plan Switch),垂直配向顯示模式(VA:Vertical Alignment)等廣視角顯示技術得到了飛躍的發(fā)展。
[0004]對于面內開關顯示模式，其具有非常好的廣視角顯示效果，但是為了實現(xiàn)較好的面內開關顯示模式的顯示效果，在其生產過程中，對于摩擦工序的要求也就非常的高，這在很大程度上造成其摩擦的工藝冗余度較小。在大規(guī)模生產過程中，容易時不時地出現(xiàn)相關的問題。
[0005]參見圖1a及圖lb，圖1a為現(xiàn)有技術垂直配向模式不加電狀態(tài)下示意圖(配向層省略)，圖1b為現(xiàn)有技術垂直配向模式加電狀態(tài)下示意圖(配向層省略)。對于垂直配向顯示模式而言，液晶顯示器件主要由上基板111、下基板112，以及像夾心餅干一樣嵌入在兩個基板之間的負性液晶分子114組成。在上基板111、下基板112的內側均有透明導電層(ΙΤ0:氧化銦錫)113，從而可以形成垂直電場；在兩層透明導電層113之間嵌入的負性液晶分子114，是一種液晶分子長軸的介電常數小于垂直于液晶分子長軸的方向上的介電常數的液晶。如圖1a所示，在沒有垂直電場作用在負性液晶分子114上的情況下，負性液晶分子114垂直于基板表面取向，如圖1b所示，當有垂直電場作用在負性液晶分子114上時，由于負性液晶分子114長軸的介電常數較小，所以負性液晶分子114在電場作用下，會發(fā)生特定方向的取向，最終垂直于電場方向排列。同面內開關(IPS)模式相比,垂直配向模式在生產過程中不需要摩擦工藝，所以大大提高了其在大規(guī)模生產上的優(yōu)勢。
[0006]參見圖2a和圖2b，圖2a為現(xiàn)有技術多疇垂直配向模式不加電狀態(tài)示意圖(配向層省略)，圖2b為現(xiàn)有技術多疇垂直配向模式加電狀態(tài)示意圖(配向層省略)。最初的垂直配向模式是一種多疇垂直配向模式(MVA:Multi_domain Vertical Alignment),如圖2a和圖2b所示，對于多疇垂直配向模式而言，液晶顯示器件主要由上基板111、下基板112，以及嵌入在兩個基板之間的負性液晶分子114組成。在上基板111、下基板112的內側均有透明導電層113，從而可以形成垂直電場，如圖2a所示，在沒有垂直電場作用的情況下，負性液晶分子114垂直于基板表面取向，如圖2b所不，當有垂直電場作用時，負性液晶分子114在電場作用下垂直于電場方向排列。這種模式的特點是通過在彩膜側的上基板111制作一定形狀的突起(Rib) 115，實現(xiàn)多疇顯示(一般是4疇)。這種方式進一步改善了垂直配向模式的視角特性。但是也存在相關的問題:由于彩膜側的突起115，使突起115周圍一定范圍內的負性液晶分子114并沒有實現(xiàn)較好的垂直取向，所以即使在正視野，也存在較大的漏光，影響了多疇垂直配向模式對比特性的提高。
[0007]隨著技術的發(fā)展，出現(xiàn)了相關的改進，圖形化垂直配向模式(PVA =PatternedVertical Alignment),其特點是不需要制作彩膜側突起,而是在彩膜側透明電極(ΙΤ0:氧化銦錫)上制作對應的ITO裂縫(Slit)等圖形(Pattern)，裂縫的寬度通常8?15微米左右，實現(xiàn)多疇顯示。如圖3a和圖3b所示，圖3a為現(xiàn)有技術圖形化垂直配向模式不加電狀態(tài)示意圖(配向層省略)，圖3b為現(xiàn)有技術圖形化垂直配向模式加電狀態(tài)示意圖(配向層省略);對于圖形化垂直配向模式而言，液晶顯示器件主要由上基板111、下基板112，以及嵌入在兩個基板之間的負性液晶分子114組成。在上基板111、下基板112的內側均有透明導電層113，從而可以形成垂直電場，如圖3a所示，在沒有垂直電場作用的情況下，負性液晶分子114垂直于基板表面取向，如圖3b所不，當有垂直電場作用時，負性液晶分子114在電場作用下垂直于電場方向排列。這種模式的特點是在彩膜側的上基板111制作對應的ITO裂縫116，這種方法克服了彩膜側的突起，大幅度減少了相應的漏光。
[0008]但是以上兩種技術，都存在另外一個問題點，無論是MVA還是PVA，其凸起和ITO裂縫處的透過率都要比正常像素區(qū)域的透過率小很多，從而對產品總體的透過率帶來影響。
[0009]基于這一問題點，最近出現(xiàn)了一種新的垂直配向模式，其特點表現(xiàn)在在彩膜側既不存在突起，也不存在ITO裂縫。這不僅節(jié)省了彩膜的制作成本，而且還提高了整體的透過率。這種模式被稱為高分子穩(wěn)定垂直配向模式(PSVA:Polymer Sustained VerticalAlignment)。其不僅在彩膜上和MVA和PVA有所不同，在使用的液晶上也有所差別，以及在陣列側透明電極的具體圖形上也和MVA和PVA不同。在液晶方面，PSVA其在原先的負性液晶中添加了反應單體，在液晶盒形成后，通過在液晶盒兩端施加電壓，在紫外光的激化下，反應單體發(fā)生聚合，從而完成液晶的光配向。在這一過程中，光和電兩者缺一不可。
[0010]如圖4所示，其為現(xiàn)有技術大玻璃基板加電線路示意圖。通常為了在光配向的時候給液晶盒119施加電壓，在大玻璃基板的外圍區(qū)域會設置一系列的加電端子，比如有柵極端子121，數據端子122，陣列側共通電極端子123和彩膜側共通電極端子等。當陣列基板和彩膜基板124貼合在一起以后，這些端子被遮蔽在彩膜基板124下方，需要通過一次切害I]，切除彩膜基板124的邊緣，這樣這些端子才可以裸露出來，這些端子通過大板內圍區(qū)域的一系列的走線120引入到液晶盒119。
[0011]加電電路，特別是通常的PSVA加電配向線路由于在大玻璃基板的邊緣，這導致了以下問題:
[0012]I)加電線路在下基板(陣列基板)，由于下基板本身就是一個走線特別密集的基板，而且許多膜層都是金屬膜，加電線路越長，越容易發(fā)生靜電破壞；由于走線很長，難免發(fā)生走線跨接的情形，在線路交叉的部位，非常容易發(fā)生靜電擊穿，這會造成液晶盒無法施加正確的電壓進行光配向，從而廣生廢品，影響廣品的良率；
[0013]2 )每個屏在大板上都要有自己獨立的走線，加電線路占用了 一部分玻璃基板的面積，所以這些走線占用了大量的玻璃基板面積，這使玻璃基板的利用率提升受到限制，對于提高玻璃基板利用率，降低成本不利，在成本競爭中處于不利地位；
[0014]3)加電線路的加電端子一般放在下基板大板的邊緣，比較靠近化學氣相沉積(CVD)成膜區(qū)的邊緣，在制造過程中，為了保證端子在整個制造工藝中不受破壞，這些金屬端子除了特意開口的區(qū)域，其他部分都希望被絕緣膜包裹，防止制造過程中的酸堿腐蝕金屬端子，以及長期放置時發(fā)生的電化學腐蝕，需要CVD設備有更靠近邊緣的成膜區(qū)，但是絕緣膜的制作受制于CVD設備的成膜能力，過度提高，將導致設備成本增加。

【發(fā)明內容】

[0015]因此，本發(fā)明的目的在于提供一種大板加電線路，將一部分下基板的加電線路轉移到上基板上去。
[0016]本發(fā)明的另一目的在于提供一種大板加電線路制造方法，能夠制造將一部分下基板的加電線路轉移到上基板上去的大板加電線路。
[0017]為實現(xiàn)上述目的，本發(fā)明提供了一種大板加電線路，包括對置的彩膜基板和陣列基板，該彩膜基板的外圍區(qū)域設有懸空的ITO圖形，該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設有接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形，所述接觸孔與所述懸空的ITO圖形之間設有導電體導通電流。
[0018]其中，所述導電體為金膠。
[0019]其中，所述懸空的ITO圖形形成于該彩膜基板的共通電極層。
[0020]其中，所述彩膜基板包括玻璃基板，黑矩陣圖形，彩色濾光膜，間隔粒子及共通電極層。
[0021]其中，所述彩膜基板包括玻璃基板，黑矩陣圖形，間隔粒子及共通電極層。
[0022]其中，所述陣列基板包括彩色濾光膜。
[0023]本發(fā)明還提供了一種大板加電線路的制造方法，包括:
[0024]步驟S10、在彩膜基板的外圍區(qū)域設置懸空的ITO圖形；
[0025]步驟S20、該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設置接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形；
[0026]步驟S30、將所述彩膜基板和陣列基板對置，在所述接觸孔與所述懸空的ITO圖形之間設置導電體導通電流。
[0027]其中，該步驟SlO包括:
[0028]SI 1、在承載治具上放入用于ITO濺射的基板；
[0029]S12、通過濺射設備制作透明電極及所述懸空的ITO圖形。
[0030]其中，所述承載治具設有擋塊以阻擋ITO濺射，從而形成所述懸空的ITO圖形。
[0031]其中，所述擋塊為U形。
[0032]本發(fā)明大板加電線路及其制造方法的有益效果是:加電線路(金屬圖形)距離下基板邊緣距離拉大，對CVD的設備要求降低；加電線路占用的下基板面積減少，有利于獲得更好的玻璃基板利用率，獲得更好效益；減少下基板線路重疊的面積，減少靜電破壞的發(fā)生比例。
【專利附圖】

【附圖說明】[0033]下面結合附圖，通過對本發(fā)明的【具體實施方式】詳細描述，將使本發(fā)明的技術方案及其他有益效果顯而易見。
[0034]附圖中，
[0035]圖1a為現(xiàn)有技術垂直配向模式不加電狀態(tài)下示意圖(配向層省略)；
[0036]圖1b為現(xiàn)有技術垂直配向模式加電狀態(tài)下示意圖(配向層省略)；
[0037]圖2a為現(xiàn)有技術多疇垂直配向模式不加電狀態(tài)示意圖(配向層省略)；
[0038]圖2b為現(xiàn)有技術多疇垂直配向模式加電狀態(tài)示意圖(配向層省略)；
[0039]圖3a為現(xiàn)有技術圖形化垂直配向模式不加電狀態(tài)示意圖(配向層省略)；
[0040]圖3b為現(xiàn)有技術圖形化垂直配向模式加電狀態(tài)示意圖(配向層省略)；
[0041]圖4為現(xiàn)有技術大玻璃基板加電線路示意圖；
[0042]圖5a為本發(fā)明大板加電線路第一較佳實施例的彩膜基板的截面圖；
[0043]圖5b為本發(fā)明大板加電線路第一較佳實施例的彩膜基板的俯視圖；
[0044]圖6為本發(fā)明大板加電線路第一較佳實施例的陣列基板的截面圖；
[0045]圖7為本發(fā)明大板加電線路第一較佳實施例的液晶盒的截面圖；
[0046]圖8為圖7的液晶盒進行加電配向的截面圖；
[0047]圖9a為本發(fā)明大板加電線路第二較佳實施例的彩膜基板的截面圖；
[0048]圖9b為本發(fā)明大板加電線路第二較佳實施例的彩膜基板的俯視圖；
[0049]圖10為本發(fā)明大板加電線路第二較佳實施例的陣列基板的截面圖；
[0050]圖11為本發(fā)明大板加電線路第二較佳實施例的液晶盒的截面圖；
[0051]圖12為圖11的液晶盒進行加電配向的截面圖；
[0052]圖13為用于本發(fā)明大板加電線路制造方法的治具的結構示意圖；
[0053]圖14為用于本發(fā)明大板加電線路制造方法的治具的擋塊區(qū)域局部結構立體示意圖；
[0054]圖15為本發(fā)明大板加電線路的制造方法的流程圖。
【具體實施方式】
[0055]本發(fā)明的大板加電線路包括對置的彩膜基板和陣列基板，該彩膜基板的外圍區(qū)域設有懸空的ITO圖形，該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設有接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形，所述接觸孔與所述懸空的ITO圖形之間設有導電體導通電流。
[0056]本發(fā)明通過將陣列基板(下基板)上的加電線路的外圍轉移到上基板:搭配在上基板共通電極的制作過程中，使用合適圖形的掩膜板(Shadow Mask)制作出懸空的ITO圖形，用上基板的共通電極(ITO)來替代原來在下基板外圍的加電走線。
[0057]參見圖15，其為本發(fā)明大板加電線路的制造方法的流程圖。
[0058]該大板加電線路的制造方法主要包括:
[0059]步驟S10、在彩膜基板的外圍區(qū)域設置懸空的ITO圖形；
[0060]步驟S20、該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設置接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形；[0061]步驟S30、將所述彩膜基板和陣列基板對置，在所述接觸孔與所述懸空的ITO圖形之間設置導電體導通電流。
[0062]步驟SlO還包括:
[0063]S11、在承載治具上放入用于ITO濺射的基板；
[0064]S12、通過濺射設備制作透明電極及所述懸空的ITO圖形。
[0065]該承載治具設有擋塊以阻擋ITO濺射，從而形成所述懸空的ITO圖形。
[0066]下面結合具體實施例來詳細說明本發(fā)明大板加電線路及其制造方法。本領域技術人員可以理解，本發(fā)明是關于大板加電線路的發(fā)明，下述說明中涉及的具體的陣列基板和彩膜基板及制造方法僅是作為舉例而與本發(fā)明的大板加電線路結合在一起。
[0067]如圖5a及圖5b所不，圖5a為本發(fā)明大板加電線路第一較佳實施例的彩膜基板的截面圖，圖5b為本發(fā)明大板加電線路第一較佳實施例的彩膜基板的俯視圖，圖5b中略去了玻璃基板。上基板(彩膜基板)的制作工藝如下:
[0068]玻璃基板50清洗后，制作黑矩陣圖形51 ；
[0069]依次制作紅色色阻圖形，綠色色阻圖形，及藍色色阻圖形，從而形成彩色濾光膜52 ；
[0070]通過派射(Sputter)設備制作透明電極53 (共通電極)；
[0071]然后,通過涂布(Coater),曝光,顯影制作間隔粒子(Photo Spacer) 55。
[0072]透明電極53的制作可以結合圖13及圖14來理解。如圖13所示，其為用于本發(fā)明大板加電線路制造方法的治具的一較佳實施例的結構示意圖。用于ITO濺射的基板首先放入如圖13所示的承載(Carrier)治具上，治具周邊設有夾持機構131以固定基板，在治具的兩側有U形的擋塊132，當然擋塊132的形狀不僅限定于U形，擋塊132的數量也可以根據需要調整。該治具可以在現(xiàn)有治具的基礎上通過在其兩側增加擋塊132來實現(xiàn)。
[0073]在濺射時，由于擋塊132的阻擋，其對應的正下方沒有ΙΤ0，從而得到了要求數量的懸空(Floating)的ITO圖形54。這樣制作出的懸空的ITO圖形54下方，不應有紅，綠，藍或者黑矩陣等層。
[0074]如圖14所示，其為用于本發(fā)明大板加電線路制造方法的治具的擋塊區(qū)域局部結構立體示意圖。擋塊具有U形的遮擋區(qū)141，遮擋區(qū)141內為希望成膜區(qū)。
[0075]如圖6所示，為本發(fā)明大板加電線路第一較佳實施例的陣列基板的截面圖。下基板(陣列基板)的制作工藝如下:
[0076]通過濺射設備在玻璃基板60上制作柵極(Gate)層金屬；
[0077]通過曝光，顯影，蝕刻等工藝得到柵極圖形61 ；
[0078]通過CVD設備，制作絕緣膜62和非晶硅63，
[0079]通過曝光，顯影，蝕刻等工藝得到硅島64 ；
[0080]通過濺射設備制作源極/漏極層金屬；
[0081]通過曝光，顯影，蝕刻等工藝得到源極/漏極圖形65 ；
[0082]通過CVD設備，制作絕緣膜66 ；
[0083]通過曝光，顯影，蝕刻把薄膜晶體管及必要位置的絕緣膜打透，裸露出下面的金屬，制作接觸孔；
[0084]制作像素電極/公共電極67。[0085]其中，原配向用加電線路在大玻璃基板外圍的部分取消，而是用靠內的接觸孔代替，這些接觸孔的位置匹配上基板制作出來的懸空的ITO圖形54 (透明電極)。
[0086]如圖7所示，其為本發(fā)明大板加電線路第一較佳實施例的液晶盒的截面圖。上下基板完成后，通過成盒工藝得到液晶盒。分別經過基板清洗，配像膜涂布，封框膠涂布，液晶滴下等工藝，在外圍接觸孔的部位，通過封框膠涂布工藝制作一些可以上下導通電流的金膠(把金球混入封框膠內)。
[0087]如圖8所示，其為圖7的液晶盒進行加電配向的截面圖。液晶盒制作完畢后，在光配向前，通過邊緣切割，切除下基板的外圍部分，即第一次切割切掉除了設有連通孔的外圍部分；后續(xù)大板還要進行第二次切割，把面板做出來，使上基板的加電端子裸漏出來，因為加電端子的上方有上基板遮擋，所以無法裸露出來，把上基板外圍切割掉以后，加電端子就可以露出來，從而可以實現(xiàn)最終的加電配向。
[0088]通過上述方法，本發(fā)明實現(xiàn)了把下基板的外圍走線轉移到上基板，從而避免了其在下基板上帶來的種種問題。
[0089]如圖9a及圖9b所示，圖9a為本發(fā)明大板加電線路第二較佳實施例的彩膜基板的截面圖，圖9b為本發(fā)明大板加電線路第二較佳實施例的彩膜基板的俯視圖，圖9b中略去了玻璃基板。上基板(彩膜基板)的制作工藝如下:
[0090]玻璃基板90清洗后，制作黑矩陣圖形91 ；
[0091]通過濺射設備制作透明電極93 (共通電極)，
[0092]如圖13，用于ITO Sputter的基板首先放入如13所示的承載治具上。
[0093]在濺射時，由于擋塊132的阻擋，其對應的正下方沒有ΙΤ0，從而得到了要求數量的懸空的ITO圖形94。這樣制作出的懸空的ITO圖形94下方，不應有紅，綠，藍或者黑矩陣等層。
[0094]通過涂布，曝光，顯影制作間隔粒子95 ;
[0095]如圖10所示，其為本發(fā)明大板加電線路第二較佳實施例的陣列基板的截面圖。下基板(陣列基板)的制作工藝如下:
[0096]通過濺射設備制作柵極層金屬；
[0097]通過曝光，顯影，蝕刻等工藝得到柵極圖形101 ；
[0098]通過CVD設備，制作絕緣膜102和非晶硅103，
[0099]通過曝光，顯影，蝕刻等工藝得到硅島104 ；
[0100]通過濺射設備制作源極/漏極層金屬；
[0101]通過曝光，顯影，蝕刻等工藝得到源極/漏極圖形105 ；
[0102]通過CVD設備，制作絕緣膜106 ；
[0103]依次制作紅色色阻圖形，綠色色阻圖形，藍色色阻圖形，成彩色濾光膜107 ；
[0104]通過CVD設備，制作絕緣膜108 ；
[0105]通過曝光，顯影，蝕刻把薄膜晶體管及必要位置的絕緣膜打透，裸露出下面的金屬；
[0106]制作公共電極109;
[0107]其中，原配向用加電線路在大玻璃基板外圍的部分取消，而是用靠內的接觸孔代替，即大板的外圍區(qū)域靠近內部區(qū)域的位置處的接觸孔，接觸孔和下基板的走線相連，然后走線引入到大板內圍區(qū)域，這些接觸孔的位置匹配上基板制作出來的懸空的ITO圖形94(透明電極)。
[0108]如圖11所示，其為本發(fā)明大板加電線路第二較佳實施例的液晶盒的截面圖。上下基板完成后，通過成盒工藝得到液晶盒。分別經過基板清洗，配像膜涂布，封框膠涂布，液晶滴下等工藝，在外圍接觸孔的部位，通過封框膠涂布工藝制作一些可以上下導通電流的金膠(把金球混入封框膠內)。
[0109]如圖12所示，其為圖11的液晶盒進行加電配向的截面圖。液晶盒制作完畢后，在光配向前，通過邊緣切割，切除下基板的外圍部分，上基板的加電端子裸漏出來，就可以實現(xiàn)最終的加電配向。
[0110]通過上述方法，就實現(xiàn)了把下基板的外圍走線轉移到上基板，從而解決了其在下基板上帶來的種種問題。
[0111]本發(fā)明大板加電線路及其制造方法的有益效果是:加電線路(金屬圖形)距離下基板邊緣距離拉大，對CVD的設備要求降低；加電線路占用的下基板面積減少，有利于獲得更好的玻璃基板利用率，獲得更好效益；減少下基板線路重疊的面積，減少靜電破壞的發(fā)生比例。
[0112]以上所述，對于本領域的普通技術人員來說，可以根據本發(fā)明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬于本發(fā)明后附的權利要求的保護范圍。
【權利要求】
1.一種大板加電線路，其特征在于，包括對置的彩膜基板和陣列基板，該彩膜基板的外圍區(qū)域設有懸空的ITO圖形，該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設有接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形，所述接觸孔與所述懸空的ITO圖形之間設有導電體導通電流。
2.如權利要求1所述的大板加電線路，其特征在于，所述導電體為金膠。
3.如權利要求1所述的大板加電線路，其特征在于，所述懸空的ITO圖形形成于該彩膜基板的共通電極層。
4.如權利要求1所述的大板加電線路，其特征在于，所述彩膜基板包括玻璃基板，黑矩陣圖形，彩色濾光膜，間隔粒子及共通電極層。
5.如權利要求1所述的大板加電線路，其特征在于，所述彩膜基板包括玻璃基板，黑矩陣圖形，間隔粒子及共通電極層。
6.如權利要求5所述的大板加電線路，其特征在于，所述陣列基板包括彩色濾光膜。
7.一種大板加電線路的制造方法，其特征在于，包括: 步驟S10、在彩膜基板的外圍區(qū)域設置懸空的ITO圖形； 步驟S20、該陣列基板的外圍區(qū)域鄰近于該陣列基板的內圍區(qū)域設置接觸孔，所述接觸孔電性連接該陣列基板的內圍區(qū)域的走線，所述接觸孔的位置匹配所述懸空的ITO圖形； 步驟S30、將所述彩膜基板和陣列基板對置，在所述接觸孔與所述懸空的ITO圖形之間設置導電體導通電流。
8.如權利要求7所述的大板加電線路的制造方法，其特征在于，該步驟SlO包括: 511、在承載治具上放入用于ITO濺射的基板； 512、通過濺射設備制作透明電極及所述懸空的ITO圖形。
9.如權利要求8所述的大板加電線路的制造方法，其特征在于，所述承載治具設有擋塊以阻擋ITO濺射，從而形成所述懸空的ITO圖形。
10.如權利要求9所述的大板加電線路的制造方法，其特征在于，所述擋塊為U形。
【文檔編號】G02F1/13GK103885221SQ201410149194
【公開日】2014年6月25日 申請日期:2014年4月14日 優(yōu)先權日:2014年4月14日
【發(fā)明者】廖炳杰, 徐亮, 馬佳星, 陳招睦 申請人:深圳市華星光電技術有限公司