用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法
【專利摘要】一種用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法，該夾具包括：承載板，其具有凹槽；粘著層，其形成于該凹槽的底面上，并定義有一對象設置區于該粘著層的頂面；以及治具板，其結合于該粘著層上，并嵌入于該承載板的凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面呈底窄頂寬的錐形，而該對象設置區的邊緣與該第一開口的底端間并間隔有一預定距離。借由本發明可防止溢鍍至半導體封裝件的底部，進而增進半導體封裝件的良率。
【專利說明】用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法
【技術領域】
[0001]本發明涉及一種治具結構及半導體封裝件的制法，尤指一種用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法。
【背景技術】
[0002]一般半導體封裝件的制作通過將半導體芯片電性連接于一例如導線架或者封裝基板的承載件上，再于該承載件上借由封裝膠體包覆該半導體芯片，以避免該半導體芯片與外界大氣接觸，進而避免受到水氣或污染物的侵害。不過，于半導體封裝件于運作時，多少會遭受到外界的電磁干擾(Electromagnetic interference, EMI),進而導致該半導體封裝件的電性運作功能不正常，因此影響整體該半導體封裝件的電性效能。有鑒于前述電磁干擾的問題，傳統上于半導體封裝件的頂表面與側表面濺鍍上金屬。
[0003]請參閱圖1，其為現有濺鍍半導體封裝件的方法的示意圖。
[0004]如圖1所示，其于電漿處理室15中提供一具有靜電夾盤101的承載板10，而該靜電夾盤101借由靜電挾持力將半導體封裝件11固定于該承載板10上，并于該半導體封裝件11上方設有電極13，而該半導體封裝件11與該電極13間形成有電漿區域14，該電漿區域14內的氣體被射頻(RF)激發后產生濺鍍用電漿，并濺鍍該半導體封裝件11，然而，前述的濺鍍方法容易溢鍍至該半導體封裝件11的底面112，導致不良品的產生。
[0005]還請參閱圖2，其為另一種現有濺鍍半導體封裝件的方式的示意圖。
[0006]如圖2所示，提供一表面具有多個凹槽200的承載板20，且該凹槽200的側壁201與底面202呈90度直角，并于各該凹槽200中設有一半導體封裝件21，而各該凹槽200的深度高于該半導體封裝件21的頂面211，并于濺鍍過程中左右往返移動該承載板20，不過，此濺鍍方法僅少數濺鍍金屬進入該半導體封裝件21與該凹槽的側壁201間，使得該半導體封裝件21的側表面212上的金屬層厚度不足。
[0007]因此，如何克服現有技術的種種問題，實為一重要課題。

【發明內容】

[0008]為解決上述現有技術的種種問題，本發明的主要目的在于揭露一種用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法，其可防止溢鍍至半導體封裝件的底部，進而增進半導體封裝件的良率。
[0009]本發明的用于濺鍍工藝的夾具包括:承載板，其具有凹槽；粘著層，其形成于該凹槽的底面上，且該粘著層的頂面定義有一對象設置區；以及治具板，其結合于該粘著層上，并嵌入于該承載板的凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面呈底窄頂寬的錐形，該對象設置區的邊緣與該第一開口的底端間并間隔有一預定距離。 [0010]此外，本發明提供另一種用于濺鍍工藝的夾具，其包括:承載板，其具有第一凹槽，該第一凹槽的底面定義有一對象設置區，于該第一凹槽的對象設置區內具有第二凹槽，于該第二凹槽內并形成有貫穿孔；以及治具板，其設于該第一凹槽的底面上，并嵌入于該承載板的第一凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面呈底窄頂寬的錐形，該對象設置區的邊緣與該第一開口的底端間并間隔有一預定距離。
[0011]本發明提供一種濺鍍半導體封裝件的方法，其包括:提供具有貫穿的第一開口的治具板，該治具板的第一開口的截面呈底窄頂寬的錐形；于該治具板的底面上貼附粘著層，且該粘著層封蓋該第一開口 ；于該第一開口中的粘著層上設置半導體封裝件，該半導體封裝件的邊緣與該第一開口的底端間并間隔有一預定距離；將該治具板嵌入于一承載板的凹槽中，使該粘著層接置于該凹槽的底面上；進行濺鍍工藝；以及移除該承載板、粘著層與治具板。
[0012]本發明又提供一種濺鍍半導體封裝件的方法，其包括:提供一用于濺鍍工藝的夾具，其包括:承載板，其具有第一凹槽，該第一凹槽的底面定義有一對象設置區，于該第一凹槽的對象設置區內具有第二凹槽，且該第二凹槽內具有貫穿孔；以及治具板，其設于該第一凹槽的底面上，并嵌入于該承載板的第一凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面并呈底窄頂寬的錐形；于該第一凹槽的對象設置區上設置半導體封裝件，該半導體封裝件的底面上設有多個導電組件，該導電組件的高度小于該第二凹槽的深度，該半導體封裝件的邊緣與該第一開口的底端間并間隔有一預定距離；進行濺鍍工藝；以及移除該承載板與治具板。
[0013]依上所述，本發明的用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法能改善半導體封裝件等物品的側邊的濺鍍金屬層厚度不足所導致后續的問題，例如電磁干擾對于內部電性功能的影響，此外，本發明的夾具可避免濺鍍至半導體封裝件的底部。 【專利附圖】

【附圖說明】
[0014]圖1為顯示現有濺鍍半導體封裝件的方法的示意圖。
[0015]圖2為顯示另一種現有濺鍍半導體封裝件的方式的示意圖。
[0016]圖3A至圖3E為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第一實施例的剖面示意圖。
[0017]圖4為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第二實施例的剖面示意圖。
[0018]圖5為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第三實施例的剖面示意圖。
[0019]圖6A至圖6C為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第四實施例的剖面示意圖。
[0020]主要組件符號說明
[0021]10、20、33、40承載板
[0022]101靜電夾盤
[0023]211、322、352、361、423 頂面
[0024]200、331凹槽
[0025]201側壁
[0026]212、321、422側表面[0027]13電極
[0028]14電漿區域
[0029]15電漿處理室
[0030]112、202、300、3311、4011、410、421 底面
[0031]11、21、32、36、42半導體封裝件
[0032]34,44金屬層
[0033]30,35,41治具板
[0034]30a,41a第一階梯層
[0035]30b,41b第二階梯層
[0036]301、411第一開口
[0037]302、412第二開口
[0038]303,413第三開口
[0039]304底 端
[0040]31粘著層
[0041]401第一凹槽
[0042]402第二凹槽
[0043]4021貫穿孔
[0044]43導電組件
[0045]Θ角度
[0046]D預定距離
[0047]R對象設置區。
【具體實施方式】
[0048]以下借由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。
[0049]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如「上」、「側」、「頂」、「底」及「一」等用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的范疇。
[0050]第一實施例
[0051]如圖3A至圖3E所示者，為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第一實施例的剖面示意圖。
[0052]如圖3A所示，提供一治具板30，其具有貫穿該治具板30的第一開口 301，而該治具板30的第一開口 301的截面呈底窄頂寬的錐形，且該第一開口 301的錐形斜面與該治具板30的底面所夾的角度Θ的范圍較佳介于10°與90°之間，而該治具板30還包括第一階梯層30a與第二階梯層30b，該第一階梯層30a設于該治具板30頂面上，且具有對應外露該第一開口 301的第二開口 302，此外，該第二階梯層30b設于該第一階梯層30a的頂面上，且具有對應外露該第二開口 302的第三開口 303，接著，于該治具板30的底面300上貼附粘著層31，且該粘著層31封蓋該第一開口 301，該粘著層31的頂面定義有一對象設置區R0
[0053]如圖3B所示，于該治具板30的第一開口 301中的粘著層31的對象設置區R上設置半導體封裝件32，且該半導體封裝件32的邊緣與該第一開口 301的底端304間并間隔有一預定距離D，而該預定距離D的范圍較佳介于0.2公厘與3公厘之間。
[0054]接著，如圖3C至圖3D所示，將該治具板30嵌入于一承載板33的凹槽331中，使該粘著層31接置于該凹槽331的底面3311上。
[0055]最后，圖3E所示，進行濺鍍工藝，且該承載板33可于濺鍍過程中水平方向往返移動，以于該半導體封裝件32的側表面321與頂面322上形成金屬層34。最后，移除該承載板33、粘著層31與治具板30 (未圖標此情況)。
[0056]第二實施例
[0057]圖4為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第二實施例的剖面示意圖。
[0058]本實施例大致相同于第一實施例，其主要不同之處在于本實施例的治具板35不具有該第一階梯層30a與第二階梯層30b，且該半導體封裝件32的頂面322與該治具板35的頂面352齊平。
[0059]第三實施例
[0060]圖5為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第三實施例的剖面示意圖。
[0061]本實施例大致相同于第二實施例，其主要不同之處在于本實施例的半導體封裝件36的頂面361高于該治具板35的頂面352。
[0062]第四實施例
[0063]如圖6A至圖6C所示者，其為本發明的濺鍍半導體封裝件的方法及用于濺鍍工藝的夾具的第四實施例的剖面示意圖。
[0064]如圖6A所示，提供一用于濺鍍工藝的夾具，而該夾具包括承載板40與治具板41，該承載板40具有第一凹槽401，該第一凹槽401的底面4011定義有一對象設置區R，于該第一凹槽401的對象設置區R內具有第二凹槽402，且該第二凹槽402內具有貫穿孔4021，該治具板41設于該第一凹槽401的底面4011上，并嵌入于該承載板40的第一凹槽401，且具有對應外露該對象設置區R的第一開口 411，該治具板41的第一開口 411的截面并呈底窄頂寬的錐形，且該第一開口 411的錐形斜面與該治具板41的底面410所夾的角度Θ的范圍較佳介于10°與90°之間，而該治具板41還包括第一階梯層41a與第二階梯層41b，該第一階梯層41a設于該治具板41的頂面上，且具有對應外露該第一開口 411的第二開口412，該第二階梯層41b設于該第一階梯層41a的頂面上，且具有對應外露該第二開口 412的第三開口 413。
[0065]接著，圖6B所示，于該第一凹槽401的對象設置區R上設置半導體封裝件42，且于該半導體封裝件42的底面421設有多個導電組件43，該導電組件43的高度小于該第二凹槽402的深度，該半導體 封裝件42 (或該對象設置區R)的邊緣與該第一開口 411的底端間并間隔有一預定距離D，而該預定距離D的范圍介于0.01公厘與0.05公厘之間。
[0066]最后，圖6C所示，進行濺鍍工藝，且該承載板40可于濺鍍過程中水平方向往返移動，以于該半導體封裝件42的側表面422與頂面423上形成金屬層44。最后，移除該承載板40與該治具板41 (未圖標此情況)。
[0067]要補充說明的是，該第二凹槽402主要是用來避免該導電組件43受到傷害，該貫穿孔4021主要是用來將濺鍍氣體排出。
[0068]本發明還提供一種用于濺鍍工藝的夾具，包括:承載板33、粘著層31與治具板30，該承載板33具有凹槽331，于該凹槽331的底面3311上形成有該粘著層31，并定義有一對象設置區R于該粘著層31的頂面。
[0069]于上述的用于濺鍍工藝的夾具中，該粘著層31上結合有該治具板30，而該治具板30嵌入于該承載板33的凹槽331，且具有對應外露該對象設置區R的第一開口 301，此外，該治具板30的第一開口 301的截面呈底窄頂寬的錐形，該第一開口 301的錐形斜面與該治具板30的底面300所夾的角度Θ的范圍介于10°與90°之間，而該對象設置區R的邊緣與該第一開口 301的底端304間并間隔有一預定距離D，且該預定距離D的范圍介于0.2公厘與3公厘之間。
[0070]更詳而言之，該治具板30還包括設于其頂面上的第一階梯層30a，其具有對應外露該第一開口 301的第二開口 302，另外，于該第一階梯層30a的頂面上的第二階梯層30b，其更具有對應外露該第二開口 302的第三開口 303。
[0071]本發明還提供另一種用于濺鍍工藝的夾具，包括:承載板40與治具板41，而該承載板40具有第一凹槽401，該第一凹槽401的底面定義有一對象設置區R，于該第一凹槽401的對象設置區R內具有第二凹槽402，且該第二凹槽402內并形成有貫穿孔4021。
[0072]該治具板41設于該第一凹槽401的底面上，并嵌入于該承載板40的第一凹槽401，且具有對應外露該對象設置區`R的第一開口 411，該治具板41的第一開口 411的截面呈底窄頂寬的錐形，而該第一開口 411的錐形斜面與該治具板41的底面410所夾的角度Θ的范圍介于10°與90°之間，而該對象設置區R的邊緣與該第一開口 411的底端間并間隔有一預定距離D，且該預定距離D的范圍介于0.01公厘與0.05公厘之間。
[0073]此外，該治具板41還包括設于其頂面上的第一階梯層41a，其具有對應外露該第一開口 411的第二開口 412，另外，該治具板41還包括設于該第一階梯層41a的頂面上的第二階梯層41b，其更具有對應外露該第二開口 412的第三開口 413。
[0074]綜上所述，本發明的用于濺鍍工藝的夾具與濺鍍半導體封裝件的方法能改善半導體封裝件等物品的側邊的濺鍍金屬層厚度不足所導致后續的問題，例如電磁干擾(EMI)對于內部電性功能的影響，此外，本發明的夾具可避免濺鍍至半導體封裝件的底部。
[0075]上述該些實施例僅例示性說明本發明的功效，而非用于限制本發明，任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述該些實施例進行修飾與改變。此外，在上述該些實施例中的組件的數量僅為例示性說明，也非用于限制本發明。因此本發明的權利保護范圍，應如權利要求書所列。
【權利要求】
1.一種用于濺鍍工藝的夾具，其包括: 承載板，其具有凹槽； 粘著層，其形成于該凹槽的底面上，且該粘著層的頂面定義有一對象設置區；以及治具板，其結合于該粘著層上，并嵌入于該承載板的凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面呈底窄頂寬的錐形，該對象設置區的邊緣與該第一開口的底端間并間隔有一預定距離。
2.根據權利要求1所述的用于濺鍍工藝的夾具，其特征在于，該治具板還包括設于其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
3.根據權利要求2所述的用于濺鍍工藝的夾具，其特征在于，該治具板還包括設于該第一階梯層的頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
4.根據權利要求1所述的用于濺鍍工藝的夾具，其特征在于，該預定距離的范圍介于0.2公厘與3公厘之間。
5.根據權利要求1所述的用于濺鍍工藝的夾具，其特征在于，該第一開口的錐形斜面與該治具板的底面所夾的角度的范圍介于10°與90°之間。
6.一種用于濺鍍工藝的夾具，其包括: 承載板，其具有第一凹槽，該第一凹槽的底面定義有一對象設置區，于該第一凹槽的對象設置區內具有第二凹槽 ，于該第二凹槽內并形成有貫穿孔；以及 治具板，其設于該第一凹槽的底面上，并嵌入于該承載板的第一凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面呈底窄頂寬的錐形，該對象設置區的邊緣與該第一開口的底端間并間隔有一預定距離。
7.根據權利要求6所述的用于濺鍍工藝的夾具，其特征在于，該治具板還包括設于其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
8.根據權利要求7所述的用于濺鍍工藝的夾具，其特征在于，該治具板還包括設于該第一階梯層的頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
9.根據權利要求6所述的用于濺鍍工藝的夾具，其特征在于，該預定距離的范圍介于0.01公厘與0.05公厘之間。
10.根據權利要求6所述的用于濺鍍工藝的夾具，其特征在于，該第一開口的錐形斜面與該治具板的底面所夾的角度的范圍介于10°與90°之間。
11.一種濺鍍半導體封裝件的方法，其包括: 提供具有貫穿的第一開口的治具板，該治具板的第一開口的截面呈底窄頂寬的錐形； 于該治具板的底面上貼附粘著層，且該粘著層封蓋該第一開口 ； 于該第一開口中的粘著層上設置半導體封裝件，該半導體封裝件的邊緣與該第一開口的底端間并間隔有一預定距離； 將該治具板嵌入于一承載板的凹槽中，使該粘著層接置于該凹槽的底面上； 進行濺鍍工藝；以及 移除該承載板、粘著層與治具板。
12.根據權利要求11所述的濺鍍半導體封裝件的方法，其特征在于，該治具板還包括設于其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
13.根據權利要求12所述的濺鍍半導體封裝件的方法，其特征在于，該治具板還包括設于該第一階梯層的頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
14.根據權利要求11所述的濺鍍半導體封裝件的方法，其特征在于，該預定距離的范圍介于0.2公厘與3公厘之間。
15.根據權利要求11所述的濺鍍半導體封裝件的方法，其特征在于，該第一開口的錐形斜面與該治具板的底面所夾的角度的范圍介于10°與90°之間。
16.一種濺鍍半導體封裝件的方法，其包括: 提供一用于濺鍍工藝的夾具，其包括: 承載板，其具有第一凹槽，該第一凹槽的底面定義有一對象設置區，于該第一凹槽的對象設置區內具有第二凹槽，且該第二凹槽內具有貫穿孔；以及 治具板，其設于該第一凹槽的底面上，并嵌入于該承載板的第一凹槽，且具有對應外露該對象設置區的第一開口，該治具板的第一開口的截面并呈底窄頂寬的錐形； 于該第一凹槽的對象設置區上設置半導體封裝件，該半導體封裝件的底面上設有多個導電組件，該導電組件的高度小于該第二凹槽的深度，該半導體封裝件的邊緣與該第一開口的底端間并間隔有一預定距離； 進行濺鍍工藝；以及 移除該承載板與治具板。
17.根據權利要求16所述的濺鍍半導體封裝件的方法，其特征在于，該治具板還包括設于其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
18.根據權利要求17所述的濺鍍半導體封裝件的方法，其特征在于，該治具板還包括設于該第一階梯層的頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
19.根據權利要求16所述的濺鍍半導體封裝件的方法，其特征在于，該預定距離的范圍介于0.01公厘與0.05公厘之間。
20.根據權利要求16所述的濺鍍半導體封裝件的方法，其特征在于，該第一開口的錐形斜面與該治具板的底面所夾的角度的范圍介于10°與90°之間。
【文檔編號】C23C14/34GK103805950SQ201210457895
【公開日】2014年5月21日 申請日期:2012年11月14日 優先權日:2012年11月2日
【發明者】張卓興, 簡俊忠, 許聰賢, 黃添崇, 賴文德 申請人:矽品精密工業股份有限公司