專利名稱：金屬硅化物橋連測試結構、形成方法和測試方法
技術領域：
本發明涉及半導體技木，特別涉及ー種金屬硅化物橋連測試結構、形成方法和測試方法。
背景技術：
隨著半導體制造エ藝的發展，半導體器件尺寸縮小帶來了相對接觸電阻的提升，為了降低相對接觸電阻，金屬硅化物(silicide)的形成エ藝得到了廣泛的應用。在實際應用中，由于所形成的接觸孔的底部為金屬硅化物，而接觸孔的位置只能 位于柵極之上或者源、漏極之上，接觸孔不可能形成于側壁層之上，因此，在理想情況下，我們并不期望側壁層之上覆蓋有金屬硅化物。換句話說，在恰當的エ藝參數下，金屬硅化物不可能產生于側壁層之上，但是，在不恰當的エ藝參數下，金屬硅化物可能覆蓋在側壁層之上。金屬硅化物橋連(silicide bridging)測試方法就是用于檢測側壁層之上是否覆蓋有金屬硅化物，以確定當前的エ藝參數是否恰當，以進ー步對エ藝參數進行優化和修正。圖I 圖4為現有技術中金屬硅化物橋連測試方法的過程剖面示意圖，該方法主要包括步驟101，參見圖I，提供一半導體襯底1001，在半導體襯底1001表面生長柵氧化層1002，并沉積多晶硅，利用光刻、刻蝕和離子注入等エ藝形成柵極結構。本步驟中，首先進行柵氧化層1002的生長；然后，通過化學氣相沉積エ藝，在晶片表面淀積ー層多晶硅1003，厚度約為500 2000埃；之后，通過光刻、刻蝕和離子注入等エ藝，制作出柵極結構，本發明所述柵極結構包括由多晶硅構成的柵極1003和位于柵極下方的柵氧化層1002。另外，需要說明的是，圖I示出的半導體襯底1001為有源區，有源區1001還與其他器件以隔離區(圖I未示出)相隔。在半導體技術領域，將晶片上做有源器件的區域稱為有源區。步驟102，參見圖2，在半導體襯底1001表面依次沉積ニ氧化硅(SiO2)和氮化硅(SiN)，然后采用干法刻蝕エ藝進行刻蝕，形成第二側壁層1004和第一側壁層1005，第一側壁層1005和第二側壁層1004共同構成半導體器件的側壁層1010。另外，在現有技術中可能還包括形成側壁層的其他方法，例如側壁層還有可能是NON結構，也就是說側壁層包括第一側壁層、第二側壁層和第三側壁層，其中，第一側壁層和第三側壁層為氮化硅，第二側壁層是ニ氧化硅，形成方法為在沉積氮化硅，然后采用干法刻蝕エ藝刻蝕氮化硅，刻蝕后的氮化硅覆蓋柵極結構表面，形成第三側壁層；依次沉積ニ氧化硅和氮化硅，采用干法刻蝕エ藝刻蝕氮化硅，采用濕法刻蝕エ藝刻蝕ニ氧化硅，刻蝕后的氮化硅和ニ氧化硅覆蓋在第三側壁層表面，形成第一側壁層和第二側壁層，第一側壁層為刻蝕后的氮化硅，第二側壁層為刻蝕后的ニ氧化硅。圖2所示側壁層的形成方法僅為舉例說明，并非用于限定本發明。步驟103，參見圖3，沉積金屬，然后進行快速退火處理(RTA)，由于金屬可與硅反應，但是不會與硅氧化物如ニ氧化硅、硅氮化物如氮化硅反應，所以金屬只會與暴露出的半導體襯底1001表面或柵極1003表面發生反應形成金屬娃化物1006,在恰當的エ藝參數下，金屬硅化物1006不可能形成于側壁層之上。在本步驟中，沉積的金屬可為鎳(Ni)、鈦(Ti)或者鈷(Co)等任ー種金屬，相應地，所形成的金屬硅化物1006可為鎳基硅化物、鈦基硅化物或鈷基硅化物等，金屬硅化物1006是由金屬和硅經過物理化學反應形成的ー種化合態，其導電特性介于金屬和硅之間。步驟104，參見圖4，分別在柵極1003兩側的金屬硅化物1006之上連接第一金屬線1007和第二金屬線1008,第一金屬線1007的末端為第一襯墊(pad I)，第二金屬線1008的末端為第二襯墊(pad 2)，在柵極的金屬硅化物1006之上連接第三金屬線1009，第三金屬線1009的末端為第三襯墊(pad 3)。上述襯墊可為金屬(例如，金屬鋁)片，襯墊為現有半導體器件制作中的常用連通結構，此處不再詳細描述，可參考相應的內容以知曉其制作方法。
測試的方法為在第一襯墊和第三襯墊之間施加電壓，如果柵極左側的側壁層之上存在金屬硅化物1006，則柵極左側半導體襯底1001上的金屬硅化物1006、柵極左側的側壁層上的金屬硅化物1006、以及柵極1003上的金屬硅化物1006將形成一通路，且有電流流過，因此，通過檢測第一襯墊和第三襯墊之間是否有電流，可判定柵極1003左側的側壁層之上是否存在金屬硅化物1006。類似地，在第二襯墊和第三襯墊之間施加電壓，如果柵極1003右側的側壁層之上存在金屬硅化物1006，則柵極1003右側半導體襯底1001上的金屬硅化物1006、柵極右側的側壁層上的金屬娃化物1006、以及柵極1003上的金屬娃化物1006將形成一通路,且有電流流過，因此，檢測第二襯墊和第三襯墊之間是否有電流，可判定柵極1003右側的側壁層之上是否存在金屬硅化物1006。至此，本流程結束。可選地，在側壁層形成之前，還可向半導體襯底1001進行輕摻雜漏(LDD)注入，在柵極結構兩側的半導體襯底1001上形成輕摻雜漏極和輕摻雜源扱。在側壁層形成之后，還可向半導體襯底1001進行離子注入，從而形成漏極和源扱。但是，需要說明的是，上述輕摻雜漏極、輕摻雜源極、漏極和源極并非為金屬硅化物橋連測試結構的必要結構。另外，為了清楚地對圖4所示出的結構進行說明，圖5為現有技術中金屬硅化物橋連測試結構的俯視圖。假設圖4所示剖面位于xy平面，則圖5所示俯視圖為Xz平面的結構，其中x、y、z軸互相垂直。如圖5所示，側壁層1010(包括第一側壁層1005和第二側壁層1004)位于柵極1003兩側，且柵極1003和側壁層1010沿z軸分布。半導體襯底1001位于柵極1003和側壁層1010之下,且半導體襯底1001沿X軸分布。半導體襯底1001為ー有源區，半導體襯底1001還與其他器件以隔離區1011(圖5中的空白區域)相隔。第一襯墊(pad I)與柵極1003左側的半導體襯底1001之上的金屬硅化物(圖5未示出)通過金屬線相連，第二襯墊(pad 2)與柵極1003右側的半導體襯底1001之上的金屬硅化物(圖5未示出)通過金屬線相連，第三襯墊(pad 3)與柵極1003之上的金屬硅化物(圖5未示出)通過金屬線相連。需要說明的是，在圖5所示測試結構中，要求柵極1003在z軸方向的長度D必須大于等于半導體襯底1001在Z軸方向的長度d，這是因為假設柵極1003在Z軸方向的長度D小于半導體襯底1001在z軸方向的長度d，由于金屬硅化物是可導電的，半導體襯底上的所有金屬硅化物相當于是連通的導體，即使在第一襯墊和第三襯墊之間施加電壓后，第一襯墊和第三襯墊之間有電流流過，難以判定到底是柵極左側還是右側的側壁層之上存在金屬硅化物。可見，柵極1003在z軸方向的長度D必須大于等于半導體襯底1001在z軸方向的長度山才能保證準確判定出金屬硅化物到底存在于柵極1003左側還是右側的側壁層1010之上。可見，上述現有技術的金屬硅化物橋連測試結構和方法只能判定出金屬硅化物存在于柵極左側還是右側的側壁層之上，因此，根據上述測試的結果對エ藝參數進行修正僅能夠保證修正后的エ藝參數使金屬硅化物不會形成于柵極左側和右側的側壁層之上。但是，在實際的半導體器件的生產過程中，如果エ藝參數不恰當，金屬硅化物還可能位于柵極前側和后側的側壁層之上，現有技術中的上述測試結構方法難以同時檢測金屬硅化物是否位于柵極前、后、左和右的側壁層之上。

發明內容
有鑒于此，本發明提供ー種金屬硅化物橋連測試結構、形成方法和測試方法，能夠同時檢測金屬硅化物是否位于柵極前、后、左和右的側壁層之上。為解決上述技術問題，本發明的技術方案是這樣實現的ー種金屬硅化物橋連測試結構，該結構包括位于半導體襯底內的第一、ニ、三、四有源區，所述第一、ニ、三、四有源區均以隔離區彼此相隔、位于半導體襯底之上的柵極結構，所述柵極結構與所述第一、ニ、三、四有源區均存在重疊部分、位于半導體襯底之上、且分別位于柵極結構前、后、左、右側的第一、ニ、三、四側壁層，每相鄰側壁層均未相連、覆蓋在所述第一、ニ、三、四有源區之上的金屬硅化物，以及覆蓋在所述柵極結構之上的金屬硅化物、分別與所述第一、ニ、三、四有源區的金屬硅化物相連的第一、ニ、三、四金屬線，所述第一、ニ、三、四金屬線末端分別連接有第一、ニ、三、四襯墊。所述柵極結構包括柵極以及柵極下方的柵氧化層。ー種金屬硅化物橋連測試結構形成方法，該方法包括提供一半導體襯底，在半導體襯底內定義第一、ニ、三、四有源區和隔離區，所述第一、ニ、三、四有源區均以所述隔離區彼此相隔；在半導體襯底之上形成柵極結構，所述柵極結構與所述第一、ニ、三、四有源區均存在重疊部分；在半導體襯底之上形成第一、ニ、三、四側壁層，所述第一、ニ、三、四側壁層分別位于所述柵極結構前、后、左、右側，并對第一、ニ、三、四側壁層進行刻蝕，使得每相鄰側壁層均未相連；形成金屬硅化物，所述金屬硅化物覆蓋在所述第一、ニ、三、四有源區之上，以及覆蓋在所述柵極結構之上；
分別在所述第一、ニ、三、四有源區的金屬硅化物之上連接第一、ニ、三、四金屬線，所述第一、ニ、三、四金屬線末端分別連接第一、ニ、三、四襯墊。所述柵極結構的形成方法包括在半導體襯底之上形成柵氧化層；在所述柵氧化層之上形成柵極。所述金屬硅化物的形成方法包括
沉積金屬；進行快速退火處理。所述沉積的金屬為鎳Ni、鈦Ti或者鈷Co ；所述金屬硅化物為鎳基硅化物、鈦基硅化物或鈷基硅化物。所述第一、ニ、三、四側壁層包括ニ氧化硅和氮化硅；所述對第一、ニ、三、四側壁層進行刻蝕的方法包括采用氫氟酸HF對ニ氧化硅進行刻蝕，采用磷酸H3PO4對氮化硅進行刻蝕。ー種金屬硅化物橋連測試方法，該方法包括依次在每相鄰的兩個襯墊之間施加電壓，如果所述兩個相鄰襯墊之間的電流值大于0，則判定所述兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果所述兩個相鄰襯墊之間的電流值等于0，則判定所述兩個相鄰襯墊之間的側壁層之上不存在金屬硅化物。可見，基于本發明所提供的金屬硅化物橋連測試結構，依次在每相鄰的兩個襯墊之間施加電壓，如果兩個相鄰襯墊之間的電流值大于0，則判定兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果兩個相鄰襯墊之間的電流值等于0，則判定兩個相鄰襯墊之間的側壁層之上不存在金屬硅化物，因此，采用本發明的方案能夠同時檢測金屬硅化物是否位于柵極前、后、左和右的側壁層之上。


圖I 圖4為現有技術中金屬硅化物橋連測試方法的過程剖面示意圖。圖5為現有技術中金屬硅化物橋連測試結構的俯視圖。圖6為本發明所提供的金屬硅化物橋連測試結構實施例的俯視圖。
具體實施例方式為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖并舉實施例，對本發明所述方案作進ー步地詳細說明。圖6為本發明所提供的金屬硅化物橋連測試結構實施例的俯視圖，如圖6所示，測試結構包括位于半導體襯底內的第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015，所述第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015均以隔離區1011彼此相隔；位于半導體襯底之上的柵極結構，所述柵極結構與所述第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015均存在重疊部分，其中，柵極結構包括柵極1003和位于柵極1003之下的柵氧化層(圖6未示出)；
位于半導體襯底之上、且分別位于柵極結構前、后、左、右側的第一側壁層1016、第ニ側壁層1017、第三側壁層1018和第四側壁層1019，每相鄰側壁層均未相連；覆蓋在所述第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015之上的金屬硅化物(圖6未示出)，以及覆蓋在柵極結構之上的金屬硅化物(圖6未示出)；分別與第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015的金屬硅化物相連的第一金屬線、第二金屬線、第三金屬線和第四金屬線(圖6未示出)，所述第一金屬線、第二金屬線、第三金屬線和第四金屬線分別連接有第一襯墊(pad I)、第二襯墊(pad 2)、第三襯墊(pad 3)和第四襯墊(pad 4)。基于圖6所示金屬硅化物橋連測試結構實施例，本發明所提供的金屬硅化物橋連 測試結構形成方法的實施例主要包括如下步驟步驟201，提供一半導體襯底1001，在半導體襯底1001內定義第一有源區1012、第ニ有源區1013、第三有源區1014和第四有源區1015所在的區域，第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015以隔離區1011彼此相隔。這四個有源區彼此之間均存在隔離區1011相隔，例如，第一有源區1012與第二有源區1013存在隔離區1011相隔、第一有源區1012與第三有源區1014存在隔離區1011相隔，且第一有源區1012與和第四有源區1015存在隔離區1011相隔。步驟202，在半導體襯底1001表面生長柵氧化層1002，并沉積多晶硅，利用光刻、刻蝕和離子注入等エ藝形成柵極結構，柵極結構包括柵極1003和位于柵極1003之下的柵氧化層1002，柵極結構與第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015均存在重疊部分。步驟203，在柵極結構前、后、左、右側形成第一側壁層1016、第二側壁層1017、第三側壁層1018和第四側壁層1019，并對第一側壁層1016、第二側壁層1017、第三側壁層1018和第四側壁層1019進行刻蝕，使刻蝕后的每相鄰兩個側壁層均不相連。側壁層的形成方法可參考現有技術的內容，此處不再詳述。需要說明的是，需保證每相鄰側壁層均未相連，否則后續難以判定究竟在哪個側壁層之上覆蓋有金屬硅化物。保證每相鄰側壁層均未相連的方法為本領域技術人員可以理解，在柵極結構前、后、左、右側形成第一側壁層1016、第二側壁層1017、第三側壁層1018和第四側壁層1019為環繞柵極結構的環狀結構，然后對該環狀結構進行刻蝕，使每相鄰兩個側壁層均不相連。刻蝕的方法可以為濕法，例如，當側壁層包括ニ氧化硅和氮化硅時，采用氫氟酸(HF)對ニ氧化硅進行刻蝕，采用磷酸(H3PO4)對氮化硅進行刻蝕。當然，當側壁層為其他結構或成分時，可采用現有技術中的相應方法進行刻蝕，此處不再一一舉例說明。步驟204，沉積金屬，然后進行快速退火處理(RTA)，金屬只會與暴露出硅發生反應形成金屬硅化物1006，在恰當的エ藝參數下，金屬硅化物不可能形成于側壁層之上，因此，在理想情況下，金屬硅化物1006覆蓋在第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015之上，以及覆蓋在柵極1003之上。步驟205，在第一有源區1012、第二有源區1013、第三有源區1014和第四有源區1015之上的金屬硅化物分別連接第一金屬線、第二金屬線、第三金屬線和第四金屬線，第一金屬線、第二金屬線、第三金屬線和第四金屬線分別連的末端分別為第一襯墊(pad I)、第ニ襯墊(pad 2)、第三襯墊(pad3)和第四襯墊(pad 4)。其中，金屬線的連接方法以及襯墊制作方法為現有技術的內容，此處不予贅述。至此，本流程結束。基上述金屬硅化物橋連測試結構實施例、金屬硅化物橋連測試結構形成方法的實施例，下面對本發明所提供的金屬硅化物橋連測試方法進行說明。本發明所提供的金屬硅化物橋連測試方法包括依次在每相鄰的兩個襯墊之間施加電壓，如果所述兩個相鄰襯墊之間的電流值大于0，則判定所述兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果所述兩個相鄰襯墊之間的電流值等于0，則判定所述兩個相鄰襯墊之間的側壁層之上不存在金屬硅化物。 舉例說明，假設在第三襯墊和第四襯墊之間施加電壓，如果柵極1003前側的第一側壁層1016之上存在金屬硅化物，則第三有源區1014上的金屬硅化物、柵極前側的第一側壁層1016之上的金屬硅化物、以及第四有源區1015上的金屬硅化物將形成一通路，且有電流流過，因此，通過檢測第三襯墊和第四襯墊之間是否有電流，可判定柵極1003前側的第一側壁層1016之上是否存在金屬硅化物。按照這種方法能夠依次判斷出四個側壁層之上是否存在金屬硅化物。綜上，基于本發明所提供的金屬硅化物橋連測試結構，依次在每相鄰的兩個襯墊之間施加電壓，如果兩個相鄰襯墊之間的電流值大于0，則判定兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果兩個相鄰襯墊之間的電流值等于0，則判定兩個相鄰襯墊之間的側壁層之上不存在金屬硅化物，因此，采用本發明的方案能夠同時檢測金屬硅化物是否位于柵極前、后、左和右的側壁層之上。以上所述，僅為本發明的較佳實施例而已，并非用于限定本發明的保護范圍。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.ー種金屬娃化物橋連測試結構，該結構包括 位于半導體襯底內的第一、ニ、三、四有源區，所述第一、ニ、三、四有源區均以隔離區彼此相隔、 位于半導體襯底之上的柵極結構，所述柵極結構與所述第一、ニ、三、四有源區均存在重疊部分、 位于半導體襯底之上、且分別位于柵極結構前、后、左、右側的第一、ニ、三、四側壁層，每相鄰側壁層均未相連、 覆蓋在所述第一、ニ、三、四有源區之上的金屬硅化物，以及覆蓋在所述柵極結構之上的金屬硅化物、 分別與所述第一、ニ、三、四有源區的金屬硅化物相連的第一、ニ、三、四金屬線，所述第一、ニ、三、四金屬線末端分別連接有第一、ニ、三、四襯墊。
2.根據權利要求I所述的方法，其特征在于，所述柵極結構包括柵極以及柵極下方的柵氧化層。
3.ー種金屬硅化物橋連測試結構形成方法，該方法包括 提供一半導體襯底，在半導體襯底內定義第一、ニ、三、四有源區和隔離區，所述第一、ニ、三、四有源區均以所述隔離區彼此相隔； 在半導體襯底之上形成柵極結構，所述柵極結構與所述第一、ニ、三、四有源區均存在重疊部分； 在半導體襯底之上形成第一、ニ、三、四側壁層，所述第一、ニ、三、四側壁層分別位于所述柵極結構前、后、左、右側，并對第一、ニ、三、四側壁層進行刻蝕，使得每相鄰側壁層均未相連； 形成金屬硅化物，所述金屬硅化物覆蓋在所述第一、ニ、三、四有源區之上，以及覆蓋在所述柵極結構之上； 分別在所述第一、ニ、三、四有源區的金屬硅化物之上連接第一、ニ、三、四金屬線，所述第一、ニ、三、四金屬線末端分別連接第一、ニ、三、四襯墊。
4.根據權利要求3所述的方法，其特征在于，所述柵極結構的形成方法包括 在半導體襯底之上形成柵氧化層； 在所述柵氧化層之上形成柵極。
5.根據權利要求3所述的方法，其特征在于，所述金屬硅化物的形成方法包括 沉積金屬； 進行快速退火處理。
6.根據權利要求5所述的方法，其特征在干， 所述沉積的金屬為鎳Ni、鈦Ti或者鈷Co ； 所述金屬硅化物為鎳基硅化物、鈦基硅化物或鈷基硅化物。
7.根據權利要求3所述的方法，其特征在干， 所述第一、ニ、三、四側壁層包括ニ氧化硅和氮化硅； 所述對第一、ニ、三、四側壁層進行刻蝕的方法包括采用氫氟酸HF對ニ氧化硅進行刻蝕，采用磷酸H3PO4對氮化硅進行刻蝕。
8.ー種金屬硅化物橋連測試方法，該方法應用于如權利要求I所述的金屬硅化物橋連測試結構，該方法包括依次在每相鄰的兩個襯墊之間施加電壓，如果所述兩個相鄰襯墊之間的電流值大于O，則判定所述兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果所述兩個相鄰襯墊之間的電流值等于O，則判定所述兩個相鄰襯墊之間的側壁層之上不存在 金屬娃化物。
全文摘要
本發明公開了一種金屬硅化物橋連測試結構、形成方法和測試方法，根據本發明所提供的金屬硅化物橋連測試結構，依次在每相鄰的兩個襯墊之間施加電壓，如果兩個相鄰襯墊之間的電流值大于0，則判定兩個相鄰襯墊之間的側壁層之上存在金屬硅化物；如果兩個相鄰襯墊之間的電流值等于0，則判定兩個相鄰襯墊之間的側壁層之上不存在金屬硅化物。采用本發明的方案能夠同時檢測金屬硅化物是否位于柵極前、后、左和右的側壁層之上。
文檔編號G01R31/26GK102760725SQ20111010508
公開日2012年10月31日 申請日期2011年4月26日 優先權日2011年4月26日
發明者劉金華 申請人:中芯國際集成電路制造(上海)有限公司