本發(fā)明涉及芯片測試，具體涉及一種觸發(fā)器資源檢測方法、裝置、設(shè)備及介質(zhì)。

背景技術(shù)：

1、現(xiàn)場可編程門陣列是一種可編程硬件平臺，具備通用靈活、可重配置和并行計算等特點，廣泛應(yīng)用于國防、醫(yī)療、計算加速和通信信號處理等多個重要領(lǐng)域。能夠通過編程重新對硬件邏輯電路進(jìn)行配置，能夠使其適應(yīng)于不同的應(yīng)用場景。觸發(fā)器(flip-flop，ff)是fpga(field-programmable?gate?array，現(xiàn)場可編程門陣列)中最基礎(chǔ)的邏輯資源之一，用于存儲數(shù)據(jù)和狀態(tài)。在fpga生產(chǎn)過程中，需要對觸發(fā)器資源進(jìn)行測試。

2、相關(guān)技術(shù)中，通常是將fpga芯片的輸入引腳以及輸出引腳的路由上所有的觸發(fā)器串聯(lián)起來。但當(dāng)fpga芯片的面積較大時，會導(dǎo)致芯片的測試時間較長，增加測試成本。

3、鑒于此需要一種高效率的觸發(fā)器資源檢測方法。

技術(shù)實現(xiàn)思路

1、有鑒于此，本發(fā)明提供了一種觸發(fā)器資源檢測方法，能夠提高觸發(fā)器資源檢測的效率。

2、第一方面，本發(fā)明提供了一種觸發(fā)器資源檢測方法，方法應(yīng)用于fpga芯片，fpga芯片包括若干個觸發(fā)器；方法包括：獲取fpga芯片內(nèi)的待檢測觸發(fā)器，并將待檢測觸發(fā)器劃分為若干個目標(biāo)測試組；目標(biāo)測試組內(nèi)包括至少一個待檢測觸發(fā)器；構(gòu)建級聯(lián)鏈路，級聯(lián)鏈路連接各個目標(biāo)測試組；向級聯(lián)鏈路的入口端發(fā)送測試信號，并接收級聯(lián)鏈路的輸出信號；對比測試信號和輸出信號，基于對比結(jié)果，生成待檢測觸發(fā)器的檢測信息。

3、在本實施方式中，通過將fpga芯片的待檢測觸發(fā)器劃分為若干個目標(biāo)測試組，再連接各個目標(biāo)測試組，構(gòu)建級聯(lián)鏈路。通過向級聯(lián)鏈路的入口端發(fā)送測試信號，并接收級聯(lián)鏈路的輸出信號，得到觸發(fā)器的檢測信息。可以減少輸入端到輸出端的時延，降低觸發(fā)器資源的仿真時間，提高觸發(fā)器資源檢測的效率。

4、在一種可選的實施方式中，將待檢測觸發(fā)器劃分為若干個目標(biāo)測試組包括：獲取fpga芯片的路由資源，并基于路由資源，確定目標(biāo)數(shù)量；將待檢測觸發(fā)器劃分為若干個目標(biāo)測試組，目標(biāo)測試組包括目標(biāo)數(shù)量的待檢測觸發(fā)器。

5、在本實施方式中，根據(jù)fpga芯片的路由資源，確定目標(biāo)數(shù)量，以確定各個目標(biāo)測試組中的待檢測觸發(fā)器數(shù)量。可以提高方法的適應(yīng)性和靈活性。

6、在一種可選的實施方式中，目標(biāo)測試組的輸入端數(shù)量與目標(biāo)測試組的待檢測觸發(fā)器數(shù)目相對應(yīng)；目標(biāo)測試組的輸出端數(shù)量與目標(biāo)測試組的輸入端數(shù)量相同。

7、在本實施方式中，目標(biāo)測試組的輸入端數(shù)量與目標(biāo)測試組的待檢測觸發(fā)器數(shù)目相對應(yīng)，輸出端數(shù)量與輸入端數(shù)量相同，可以在觸發(fā)器資源測試時，同時對目標(biāo)測試組內(nèi)的待檢測觸發(fā)器進(jìn)行檢測，提高觸發(fā)器資源檢測的效率。

8、在一種可選的實施方式中，構(gòu)建級聯(lián)鏈路，包括：確定級聯(lián)鏈路的連接順序；根據(jù)連接順序，將第一目標(biāo)測試組的輸出端與第二目標(biāo)測試組的輸入端相連；第二目標(biāo)測試組為連接順序中第一目標(biāo)測試組的下一目標(biāo)測試組。

9、在本實施方式中，通過獲取級聯(lián)鏈路的連接順序，并按照連接順序，連接目標(biāo)測試組，可以使級聯(lián)鏈路的信號傳遞更有規(guī)律，提高觸發(fā)器資源檢測的便捷性。

10、在一種可選的實施方式中，構(gòu)建級聯(lián)鏈路，包括：確定各個目標(biāo)測試組在fpga芯片上的分布狀態(tài)；基于分布狀態(tài)，將同一列的目標(biāo)測試組串行級聯(lián)，不同列之間的目標(biāo)測試組并行級聯(lián)。

11、在本實施方式中，通過獲取目標(biāo)測試組在fpga芯片上的分布狀態(tài)，將同一列的目標(biāo)測試組串行級聯(lián)，不同列之間的目標(biāo)測試組并行級聯(lián)。可以降低級聯(lián)鏈路的輸入端到輸出端的測試時延。

12、在一種可選的實施方式中，fpga芯片還包括目標(biāo)列中的查找表模塊；查找表模塊用于獲取目標(biāo)列的上一列的末端目標(biāo)測試組的輸出，以及目標(biāo)列的末端目標(biāo)測試組的前一個目標(biāo)測試組的輸出，并生成對應(yīng)的控制信號，以傳輸至目標(biāo)列的末端目標(biāo)測試組的輸入端。

13、在本實施方式中，查找表模塊用于獲取目標(biāo)列的上一列的末端目標(biāo)測試組的輸出，以及目標(biāo)列的末端目標(biāo)測試組的前一個目標(biāo)測試組的輸出，并生成對應(yīng)的控制信號，以傳輸至目標(biāo)列的末端目標(biāo)測試組的輸入端，可以使不同列之間的測試信號并行傳輸，減少觸發(fā)器資源檢測的時延，提高觸發(fā)器資源檢測的效率。

14、在一種可選的實施方式中，對比測試信號和輸出信號，基于對比結(jié)果，生成待檢測觸發(fā)器的檢測信息，包括：對比測試信號和輸出信號，基于對比結(jié)果，得到測試信號與輸出信號之間的相似度；基于相似度，生成待檢測觸發(fā)器的檢測信息。

15、在本實施方式中，通過對比測試信號和輸出信號的相似度，可以快速對觸發(fā)器資源進(jìn)行檢測，提高檢測效率。

16、第二方面，本發(fā)明提供了一種觸發(fā)器資源檢測裝置，裝置包括：劃分模塊，用于獲取fpga芯片內(nèi)的待檢測觸發(fā)器，并將待檢測觸發(fā)器劃分為若干個目標(biāo)測試組；目標(biāo)測試組內(nèi)包括至少一個待檢測觸發(fā)器；構(gòu)建模塊，用于構(gòu)建級聯(lián)鏈路，級聯(lián)鏈路連接各個目標(biāo)測試組；測試模塊，用于向級聯(lián)鏈路的入口端發(fā)送測試信號，并接收級聯(lián)鏈路的輸出信號；生成模塊，用于對比測試信號和輸出信號，基于對比結(jié)果，生成待檢測觸發(fā)器的檢測信息。

17、第三方面，本發(fā)明提供了一種計算機(jī)設(shè)備，包括：存儲器和處理器，存儲器和處理器之間互相通信連接，存儲器中存儲有計算機(jī)指令，處理器通過執(zhí)行計算機(jī)指令，從而執(zhí)行上述第一方面或其對應(yīng)的任一實施方式的觸發(fā)器資源檢測方法。

18、第四方面，本發(fā)明提供了一種計算機(jī)可讀存儲介質(zhì)，該計算機(jī)可讀存儲介質(zhì)上存儲有計算機(jī)指令，計算機(jī)指令用于使計算機(jī)執(zhí)行上述第一方面或其對應(yīng)的任一實施方式的觸發(fā)器資源檢測方法。

技術(shù)特征：

1.一種觸發(fā)器資源檢測方法，其特征在于，所述方法應(yīng)用于fpga芯片，所述fpga芯片包括若干個觸發(fā)器；所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將所述待檢測觸發(fā)器劃分為若干個目標(biāo)測試組，包括：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述目標(biāo)測試組的輸入端數(shù)量與所述目標(biāo)測試組的待檢測觸發(fā)器數(shù)目相對應(yīng)；所述目標(biāo)測試組的輸出端數(shù)量與所述目標(biāo)測試組的輸入端數(shù)量相同。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述構(gòu)建級聯(lián)鏈路，包括：

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述構(gòu)建級聯(lián)鏈路，包括：

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述fpga芯片還包括目標(biāo)列中的查找表模塊；所述查找表模塊用于獲取目標(biāo)列的上一列的末端目標(biāo)測試組的輸出，以及目標(biāo)列的末端目標(biāo)測試組的前一個目標(biāo)測試組的輸出，并生成對應(yīng)的控制信號，以傳輸至目標(biāo)列的末端目標(biāo)測試組的輸入端。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述對比所述測試信號和所述輸出信號，基于對比結(jié)果，生成所述待檢測觸發(fā)器的檢測信息，包括：

8.一種觸發(fā)器資源檢測裝置，其特征在于，所述裝置包括：

9.一種計算機(jī)設(shè)備，其特征在于，包括：

10.一種計算機(jī)可讀存儲介質(zhì)，其特征在于，所述計算機(jī)可讀存儲介質(zhì)上存儲有計算機(jī)指令，所述計算機(jī)指令用于使計算機(jī)執(zhí)行權(quán)利要求1至7中任一項所述的觸發(fā)器資源檢測方法。

技術(shù)總結(jié)
本發(fā)明涉及芯片測試技術(shù)領(lǐng)域，公開了一種觸發(fā)器資源檢測方法、裝置、設(shè)備及介質(zhì)，方法應(yīng)用于FPGA芯片，F(xiàn)PGA芯片包括若干個觸發(fā)器；方法包括：獲取FPGA芯片內(nèi)的待檢測觸發(fā)器，并將待檢測觸發(fā)器劃分為若干個目標(biāo)測試組；目標(biāo)測試組內(nèi)包括至少一個待檢測觸發(fā)器；構(gòu)建級聯(lián)鏈路，級聯(lián)鏈路連接各個目標(biāo)測試組；向級聯(lián)鏈路的入口端發(fā)送測試信號，并接收級聯(lián)鏈路的輸出信號；對比測試信號和輸出信號，基于對比結(jié)果，生成待檢測觸發(fā)器的檢測信息。本發(fā)明能夠提高觸發(fā)器資源檢測的效率。

技術(shù)研發(fā)人員：請求不公布姓名,請求不公布姓名,請求不公布姓名
受保護(hù)的技術(shù)使用者：蘇州異格技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/28