本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域,特別涉及一種具有大輸出電流范圍的低壓差線性穩(wěn)壓器。
背景技術(shù):
低壓差線性穩(wěn)壓器(Low Dropout Regulator,LDO)具有輸入、輸出電壓差值小,輸出電壓穩(wěn)定、噪聲低等優(yōu)點(diǎn),在集成電路中具有廣泛的應(yīng)用。
圖1是經(jīng)典的模擬低壓差線性穩(wěn)壓器原理圖。VOUT為L(zhǎng)DO的輸出電壓,在反饋環(huán)路的作用下保持穩(wěn)定。當(dāng)負(fù)載RL、CL變化時(shí),誤差放大器輸出的控制電壓VC隨之改變,控制調(diào)整管M1的輸出電流,供負(fù)載使用。當(dāng)LDO處于輕負(fù)載狀態(tài)時(shí),調(diào)整管M1輸出電流需要很小;當(dāng)LDO處于重負(fù)載狀態(tài)時(shí),調(diào)整管M1輸出電流需要很大。然而對(duì)于單個(gè)MOS管而言,最大和最小輸出電流范圍是有限的,難以同時(shí)實(shí)現(xiàn)既能輸出小電流、提高LDO的效率,又能輸出大電流、驅(qū)動(dòng)重負(fù)載。
圖2是數(shù)字低壓差線性穩(wěn)壓器原理圖。LDO的輸出電壓為VOUT;電阻RF1、RF2對(duì)VOUT分壓取樣后,得到反饋電壓VF;VF和參考電壓VREF通過(guò)比較器進(jìn)行比較,其輸出的數(shù)字信號(hào)DO提供給數(shù)字電路實(shí)現(xiàn)的控制器;控制器內(nèi)部經(jīng)過(guò)運(yùn)算確定LDO所需的輸出電流,并給出對(duì)應(yīng)的控制字;該控制字控制MOS管MS1~MSN的通斷,從而輸出相應(yīng)的電流。在該電路中MOS管MS1~MSN打開(kāi)時(shí)作為電流源提供電流,然而其輸出電流容易受到電源電壓和控制電壓的干擾,使得LDO的輸出電流不準(zhǔn)確。
技術(shù)實(shí)現(xiàn)要素:
為了克服上述現(xiàn)有技術(shù)的缺點(diǎn),本發(fā)明的目的在于提供一種具有大輸出電流范圍的低壓差線性穩(wěn)壓器,該電路采用多條支路并聯(lián)的結(jié)構(gòu),每條支路包含串聯(lián)的電流源和開(kāi)關(guān),多條電流支路可以提供較大的輸出電流,每條支路中的電流源保證了支路電流的穩(wěn)定性。
為了實(shí)現(xiàn)上述目的,本發(fā)明采用的技術(shù)方案是:
一種具有大輸出電流范圍的低壓差線性穩(wěn)壓器,LDO的輸出電壓為VOUT,電阻RF1、RF2對(duì)VOUT分壓取樣后,得到反饋電壓VF,VF和參考電壓VREF輸入誤差放大器,電壓差被放大后提供給數(shù)字電路實(shí)現(xiàn)的控制器,控制器輸出控制字調(diào)整各支路電流的通斷,使得LDO輸出穩(wěn)定的電流,所述各支路均由開(kāi)關(guān)管和電流源串聯(lián)組成,各支路之間并聯(lián),連接在電源VDD和輸出VOUT之間。
所述電壓差被放大為控制信號(hào)VC,VC提供給控制器,所述控制器包含數(shù)模轉(zhuǎn)換器(ADC)、數(shù)字邏輯控制電路和時(shí)鐘電路,ADC將VC轉(zhuǎn)換成數(shù)字信號(hào);數(shù)字邏輯控制電路根據(jù)ADC提供的信號(hào)確定LDO需要提供的輸出電流,并輸出對(duì)應(yīng)的控制字;時(shí)鐘電路則給ADC和數(shù)字邏輯控制電路提供時(shí)鐘信號(hào)。
所述電流源和開(kāi)關(guān)管均為MOS管,各開(kāi)關(guān)管由數(shù)字邏輯控制電路輸出的控制字調(diào)節(jié)通斷,開(kāi)關(guān)打開(kāi)則該支路的電流提供給負(fù)載;開(kāi)關(guān)關(guān)斷則該支路無(wú)電流輸出。
本發(fā)明還包括為電流源提供適當(dāng)偏置電壓的偏置電路。
和模擬LDO相比,原單個(gè)調(diào)整管改為多條并聯(lián)的電流支路。各支路的電流可獨(dú)立調(diào)節(jié),這樣當(dāng)LDO空載的時(shí)候能夠輸出很小的電流;當(dāng)LDO負(fù)載很重的時(shí)候,可以多開(kāi)電流支路輸出很大的電流。所以本發(fā)明提出的LDO具有較大的輸出電流范圍。
和數(shù)字LDO相比,原各支路中的單個(gè)開(kāi)關(guān)管改為開(kāi)關(guān)管和電流源的串聯(lián),由于電流源具有穩(wěn)定的輸出電流,因此即使電源電壓或開(kāi)關(guān)管的控制電壓發(fā)生變化也不會(huì)影響支路電流的大小,LDO的輸出具有穩(wěn)定的電流。
因此,本發(fā)明通過(guò)使用多條電流源串聯(lián)開(kāi)關(guān)管的支路代替?zhèn)鹘y(tǒng)LDO中的調(diào)整管,可以使得LDO具有較大的輸出電流范圍,且輸出電流穩(wěn)定,不受電源電壓、開(kāi)關(guān)管控制電壓的影響。
附圖說(shuō)明
圖1是模擬低壓差線性穩(wěn)壓器原理圖。
圖2是數(shù)字低壓差線性穩(wěn)壓器原理圖。
圖3是具有大輸出電流范圍的低壓差線性穩(wěn)壓器原理圖。
圖4是采用數(shù)字控制電路的具有大輸出電流范圍的低壓差線性穩(wěn)壓器原理圖。
圖5是數(shù)字控制數(shù)字邏輯控制電路的工作流程圖。
具體實(shí)施方式
下面結(jié)合附圖,對(duì)優(yōu)選實(shí)施例作詳細(xì)說(shuō)明。應(yīng)該強(qiáng)調(diào)的是,下述說(shuō)明僅僅是示例性的,而不是為了限制本發(fā)明的范圍及其應(yīng)用。
本發(fā)明一種具有大輸出電流范圍的低壓差線性穩(wěn)壓器原理如圖3所示,LDO的輸出電壓為VOUT,電阻RF1、RF2對(duì)VOUT分壓取樣后,得到反饋電壓VF,VF和參考電壓VREF輸入誤差放大器,電壓差被放大后提供給數(shù)字電路實(shí)現(xiàn)的控制器,控制器輸出控制字調(diào)整各支路電流的通斷,使得LDO輸出穩(wěn)定的電流,所述各支路均由開(kāi)關(guān)管和電流源串聯(lián)組成,各支路之間并聯(lián),連接在電源VDD和輸出VOUT之間。
具體采用數(shù)字控制電路的具有大輸出電流范圍的低壓差線性穩(wěn)壓器原理圖如圖4所示。VOUT為L(zhǎng)DO的輸出電壓;RL、CL為等效負(fù)載電阻和電容;RF1、RF2為輸出取樣電壓,對(duì)VOUT分壓取樣得到反饋電壓VF;VF和參考電壓VREF共同輸入誤差放大器,其電壓差被放大為控制信號(hào)VC;VC提供給數(shù)字控制器。控制器包含數(shù)模轉(zhuǎn)換器(ADC)、數(shù)字邏輯控制和時(shí)鐘等電路。ADC將VC轉(zhuǎn)換成數(shù)字信號(hào);數(shù)字邏輯控制根據(jù)ADC提供的信號(hào)確定LDO需要提供的輸出電流,并輸出對(duì)應(yīng)的控制字;時(shí)鐘則給ADC和數(shù)字邏輯控制電路提供時(shí)鐘信號(hào)。在電源VDD和輸出VOUT之間有多條并聯(lián)的支路,每條支路包含作為電流源的MOS管(M1…MN)和作為開(kāi)關(guān)的MOS管(MS1…MSN)的串聯(lián)。開(kāi)關(guān)MS1~MSN由數(shù)字邏輯控制電路輸出的控制字調(diào)節(jié)通斷,開(kāi)關(guān)打開(kāi)則該支路的電流提供給負(fù)載;開(kāi)關(guān)關(guān)斷則該支路無(wú)電流輸出。偏置電路為作為電流源的M1~MN管提供適當(dāng)?shù)钠秒妷骸?/p>
數(shù)字控制數(shù)字邏輯控制電路(以下簡(jiǎn)稱數(shù)字邏輯控制電路)的工作流程圖如圖5所示。ADC將誤差放大器給出的控制電壓VC轉(zhuǎn)換成數(shù)字信號(hào)提供給數(shù)字邏輯控制電路;數(shù)字邏輯控制電路對(duì)其處理形成誤差電壓編碼;根據(jù)誤差電壓編碼和控制電壓編碼確定是否要改變LDO的輸出電流:如果不需要改變輸出電流,則保持控制電壓編碼,并將其作為新的控制電壓編碼;如果需要改變輸出電流,則根據(jù)誤差電壓編碼和控制電壓編碼產(chǎn)生新的控制電壓編碼;輸出新的控制電壓編碼(即控制字),并刷新現(xiàn)有控制電壓編碼狀態(tài),為下一次處理做好準(zhǔn)備。
以上所述,僅為本發(fā)明較佳的具體實(shí)施方式,但本發(fā)明的保護(hù)范圍并不局限于此,任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi),可輕易想到的變化或替換,都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此,本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。