1.一種分段多階補償的高精度電壓及電流基準電路，其特征在于：包括基礎帶隙電路(101)、低溫負溫度系數一階補償電路(102)、高溫正溫度系數高階補償電路(103)和穩壓修調電路(104)，其中：
基礎帶隙電路(101)：生成初級帶隙電壓；接收低溫負溫度系數一階補償電路(102)發送的具有負溫度系數的補償電流和高溫正溫度系數高階補償電路(103)發送的具有正溫度系數的補償電流；采用所述具有負溫度系數的補償電流對生成的初級帶隙電壓進行低溫補償，得到補償后的帶隙電壓，發送給穩壓修調電路(104)；采用所述具有正溫度系數的補償電流對生成的初級帶隙電壓進行高溫補償，得到補償后的帶隙電壓，發送給穩壓修調電路(104)；
低溫負溫度系數一階補償電路(102)：在低溫度區域內產生具有負溫度系數的補償電流，發送給基礎帶隙電路(101)；
高溫正溫度系數高階補償電路(103)：在高溫度區域內產生具有正溫度系數的補償電流，發送給基礎帶隙電路(101)；
穩壓修調電路(104)：接收基礎帶隙電路(101)發送的補償后的帶隙電壓，進行穩壓后，輸出偏置電壓和偏置電流。
2.根據權利要求1所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：還包括修調邏輯電路(105)，所述修調邏輯電路(105)輸出4位控制碼，16種編碼組合，控制穩壓修調電路(104)的配置電阻，降低輸出偏置電壓和偏置電流的偏差。
3.根據權利要求1所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述基礎帶隙電路(101)采用一階正負溫度系數疊加的方法生成初級帶隙電壓。
4.根據權利要求1所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述基礎帶隙電路(101)中進行低溫補償的低溫度區域的范圍為10℃以下；進行高溫補償的高溫度區域的范圍為90℃以上。
5.根據權利要求1～4之一所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述基礎帶隙電路(101)包括晶體管M1、晶體管M2、晶體管M3、晶體管M4、晶體管M5、晶體管M6、晶體管M7、晶體管M8、晶體管M9、晶體管M10、晶體管M11、晶體管M12、晶體管M13、晶體管M14、晶體管M15、晶體管M16、晶體管M17、電阻R1、電阻R2、PNP型三極管Q1、PNP型三極管Q2、PNP型三極管Q3、運算放大器AMP1及電容C1；
其中晶體管M1的漏端同時與電容C1、晶體管M2柵端、晶體管M3柵端連接，晶體管M1源端與地相連，晶體管M1柵端同時與晶體管M14晶體管M15柵端連接，電容C1的另一端連接至電源，晶體管M2漏端同時與晶體管M4a、晶體管M4a、晶體管M6、晶體管M7、晶體管M10、晶體管M16柵端及放大器AMP1輸出端相連，晶體管M2源端連接至地，晶體管M3漏端同時與晶體管M5a、晶體管M5b、晶體管M8、晶體管M9、晶體管M11、晶體管M17相連，晶體管M3源端接地，晶體管M4a源端與電源相連，漏端與晶體管M5a相連，晶體管M5漏端輸出偏置電流Ibias1，為放大器AMP1提供偏置電流，晶體管M4b源端與電源連接，漏端與晶體管M5b源端連接，晶體管M5b漏端輸出偏置電流Ibias2，為放大器AMP2提供偏置電流；
晶體管M6源端與電源相連，漏端與晶體管M8源端連接，晶體管M8漏端同時連接至放大器AMP1的反相輸入端VIN及PNP型三極管Q1的發射極，晶體管M7源端與電源連接，晶體管M7漏端與晶體管M9源端相連，晶體管M9漏端同時與反相器AMP1同相輸入端VIP及電阻R1一端連接，電阻R1的另一端連接至三極管Q2的發射極，三極管Q1基極、集電極以及三極管Q2基極、集電極同時與地相連接。
晶體管M10源極與電源連接，漏端與晶體M12的漏端及柵端、晶體管M13柵端相連，晶體管M12源端與晶體管M14的漏端及柵端、晶體管M15柵端相連，晶體管M14源端連接至地，晶體管M15源端接地，晶體管M15漏端與晶體管M13源端相連，晶體管M13的漏端同時連接至晶體管M11的柵端和漏端，晶體管M11源端連接至電源；
晶體管M16的源端連接至電源，其漏端與晶體管M17的源端相連，晶體管M17的漏端輸出信號Vref，并與電阻R2一端連接，電阻R2的另一端與三極管Q3發射極相連，三極管Q3基極及集電極同時與地相連。
6.根據權利要求1～4之一所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述低溫負溫度系數一階補償電路(102)包括晶體管M18、晶體管M19、晶體管M20、晶體管M21、晶體管M22、三極管Q4和電阻R3，其中晶體管M19、晶體管M20的柵極同時與來自基礎帶隙電路(101)的偏置電壓v1相連，晶體管M21、晶體管M22的柵極與來自基礎帶隙電路(101)的偏置電壓v2相連，晶體管M19、晶體管M20的源端均與電源相連，晶體管M19漏端與晶體管M21的源端相連接，晶體管M21漏端與晶體管M18的漏端連接，晶體管M18柵端連接至晶體管M22漏端，晶體管M18源端輸出高溫度端補償電流I_HC，晶體管M20漏端與晶體管M22源端連接，晶體管M22同時連接至晶體管M18的柵端及電阻R3一端，電阻R3的另一端連接至三極管Q4的發射極，三極管Q4柵極及集電極均連接至地。
7.根據權利要求1～4之一所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述高溫正溫度系數高階補償電路(103)包括晶體管M23、晶體管M24、晶體管M25、晶體管M26、晶體管M27、晶體管M28、晶體管M29、晶體管M30、晶體管M31、晶體管M32、晶體管M33、晶體管M34、晶體管M35、晶體管M36、晶體管M37、晶體管M38、三極管Q5、三極管Q6、電阻R4；
其中晶體管M33的柵極同時與來自基礎帶隙電路(101)的偏置電壓v1相連，晶體管M34的柵極與來自基礎帶隙電路(101)的偏置電壓v2相連，晶體管M23、晶體管M24、晶體管M27、晶體管M33、晶體管M35及晶體管M36的源端均與電源相連；
晶體管M23的柵端與晶體管M24的柵端、晶體管M24的漏端、晶體管M26的源端以及晶體管M27的柵端連接，晶體管M23的漏端與晶體管M25源端連接，晶體管M25柵端同時與晶體管M26的柵端、晶體管M26的漏端三極管Q6的集電極以及晶體管M28的柵端相連，晶體管M25漏端同時連接至三極管Q6的基極及三極管Q5的集電極，三極管Q5的基極與電阻R4一端相連，三極管Q5發射極連接至地，電阻R4的另一端與地相連，晶體管M27的漏端與晶體管M28的源端連接，晶體管M28的漏端同時連接晶體管M29的漏端、晶體管M29柵端以及晶體管M30的柵端，晶體管M29的源端同時與晶體管M31的柵端和漏端、晶體管M32的柵端相連，晶體管M31及晶體管M32的源端均連接至地，晶體管M32的漏端連接至晶體管M30的源端，晶體管M30的漏端同時連接至晶體管M34的漏端、晶體管M37的柵端及漏端、晶體管M38的柵端，晶體管M34的源端連接至晶體管M33的漏端，晶體管M37的源端與晶體管M35的柵端和漏端、晶體管M36的柵端相連，晶體管，晶體管M36的漏端連接至晶體管M38的源端，晶體管M38的漏端輸出低溫度區域的補償電流I_LC。
8.根據權利要求1～4之一所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述穩壓修調電路(103)包括晶體管M39、晶體管M40、晶體管M41、晶體管M42、晶體管M43、晶體管M44、晶體管M45、晶體管M46、晶體管M47、晶體管M48、晶體管M49、晶體管M50、晶體管M51、晶體管M52、電阻R5、電阻R6、電阻R7、電阻R8、電阻R9、放大器AMP2以及修調模塊Vref_TRIM；
其中放大器AMP2正相輸入端接經補償后的帶隙電壓Vref，反相輸入端接晶體管M42的源端及電阻R5的一端，輸出端接晶體管M42的柵端，晶體管M42漏端同時與晶體管M39、晶體管M40、晶體管M49、晶體管M51的柵端以及晶體管M41的漏端相連接，晶體管M39、晶體管M40、晶體管M48、晶體管M49、晶體管M51的源端均與電源相連，晶體管M39漏端連接至晶體管M41的源端，晶體管M41的柵端同時與晶體管M48的柵端及漏端、晶體管M50的柵端、晶體管M52的柵端、晶體管M44的漏端相連接，電阻R5的另一端連接至修調模塊Vref_TRIM，修調模塊Vref_TRIM由輸入信號TRIM<3:0>控制，其另一端與地相連，晶體管M40的漏端連接至晶體管M43的漏端及柵端、晶體管M44的柵端，晶體管M43的源端連接至晶體管M45的漏端及柵端、晶體管M46的柵端，晶體感M45及晶體管M46的源端同時與地相連，晶體管M46的漏端與晶體管M44的源端相連，晶體管M49漏端連接至晶體管M50的源端，晶體管M50的漏端輸出偏置電流I_bias，晶體管M51的漏端與晶體管M52的源端相連，晶體管M52漏端連接至電阻R6，并在該端輸出偏置電壓V_bias0，R6的另一端連接至電阻R7，并輸出偏置電壓V_bias1，電阻R7的另一端連接至電阻R8，并輸出偏置電壓V_bias2，電阻R8的另一端連接至電阻R9，并輸出偏置電壓V_bias3，電阻R9的另一端與地相連。
9.根據權利要求8所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述修調模塊Vref_TRIM包括電阻R10、電阻R11、電阻R12、電阻R13、電阻R14、晶體管M53、晶體管M54、晶體管M55、晶體管M56，輸入信號TRIM<3>、TRIM<2>、TRIM<1>、TRIM<0>分別連接至晶體管M53、晶體管M54、晶體管M55、晶體管M56的柵端，晶體管M53的漏端連接至電阻R14及電阻R10的一端，電阻R14的另一端為該模塊輸出端，連接至電阻R5，晶體管M53的源端同時連接電阻R10的另一端、電阻R11以及晶體管M54的漏端，晶體管M54源端同時與電阻R11的另一端、電阻R12以及晶體管M55的漏端連接，晶體管M55的源端同時與電阻R12的另一端、電阻R13、以及晶體管M56的漏端連接，晶體管M56的源端連接至電阻R13的另一端，并連接至地。
10.根據權利要求9所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述電阻R10、電阻R11、電阻R12、電阻R13的阻值比例為8：4：2：1。
11.根據權利要求2所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述修調邏輯電路(105)包括四個結構相同的Trim_pad模塊，分別為：Trim_pad3、Trim_pad2、Trim_pad1、Trim_pad0，反相器IVN1、反相器IVN2、反相器IVN3、反相器IVN4、反相器IVN5、反相器IVN6、反相器IVN7。
其中Trim_pad3的輸入端接BG_TRIM3，輸出端連接反相器INV1輸入端，反相器INV1輸出端輸出TRIM<3>信號，Trim_pad2的輸入端接BG_TRIM2，輸出端連接反相器INV2輸入端，反相器INV2輸出端連接反相器INV3輸入端，反相器INV3輸出端輸出TRIM<3>信號，Trim_pad1的輸入端接BG_TRIM1，輸出端連接反相器INV4輸入端，反相器INV4輸出端連接反相器INV5輸入端，反相器INV5輸出端輸出TRIM<1>信號，Trim_pad0的輸入端接BG_TRIM0，輸出端連接反相器INV6輸入端，反相器INV6輸出端連接反相器INV7輸入端，反相器INV7輸出端輸出TRIM<0>信號。
12.根據權利要求11所述的一種分段多階補償的高精度電壓及電流基準電路，其特征在于：所述修調邏輯電路(105)中每個Trim_pad模塊均包括晶體管M57、晶體管M58、晶體管M59、晶體管M60、晶體管M61、晶體管M62、晶體管M63、晶體管M64、晶體管M65、電阻R14以及電阻R15；
其中輸入信號BG_TRIM同時連接至晶體管M57、晶體管M58、晶體管M59及晶體管M60的柵極，晶體管M57源端與電源連接，晶體管M57漏端同時連接至晶體管M58的源端及晶體管M61的源端，晶體管M61的漏端連接至地，晶體管M58的漏端同時與晶體管M59的漏端、晶體管M61的柵端、晶體管M62的柵端、晶體管M63的柵端、晶體管M64的柵端相連接，晶體管M59的源端連接至晶體管M62的源端及晶體管M60的漏端，晶體管M62的漏端連接至電源，晶體管M63的源端與電源連接，晶體管M63的漏端連接至晶體管M64的漏端及晶體管M65的柵端，晶體管M64的源端接地，晶體管M65的漏端接電阻R14及電阻R15的一端，并輸出TRIM_OUT信號，電阻R14的另一端接電源，電阻R15的另一端接地。