專利名稱：多接口協議芯片的接口協議兼容性驗證方法和系統的制作方法
技術領域：
本發明涉及標準協議接口的驗證領域，尤其涉及一種多接口協議芯片的接口協議驗證方法和系統。
背景技術：
隨著應用需求的日益豐富，嵌入式芯片所支持的接口協議類型逐漸增加，例如嵌入式芯片除了支持常規的各種存儲類型接口協議外，還支持串口、主機接口、I2C (Inter 一 Integrated Circuit,總線)、SPI (Serial Peripheral Interface,串行外設接口)、UT0PIA (Universal Test & Operations PHY Interface for ATM, ATM 的通用測試及操作 PHY 接口)等其他協議。為了確保所設計芯片對外數據和控制交互的正確性和可靠性，需要對支持的各種協議進行全面的驗證。自主正向設計芯片接口協議的兼容性驗證方法可以分為軟件模擬驗證和硬件驗證
軟件模擬驗證是指在芯片設計階段對其各種接口協議進行模擬驗證，該驗證方法可以在綜合前、綜合后、布局布線后等不同階段進行。該方法存在的問題是與待測接口交互的模型也是軟件模型，其本身的正確性也有待驗證；此外，反標加入時序信息的軟件模擬雖然加入了時序信息，更符合實際情況，但是模擬的速度慢；通過反標模擬來全面驗證多種接口協議任務繁重。硬件驗證可以在硅前實現，也可以在硅后實現。硅前實現是將多種接口協議均在 FPGA (Field 一 Programmable Gate Array,現場可編程門陣列)內實現,并且構建完整的軟硬件系統來實現驗證，硅后驗證是將硅前仿真驗證中的FPGA替換為實際流片的芯片。硬件驗證的優點是速度快，各種協議的運行環境真實，并且還可以實現整個嵌入式芯片系統的軟硬件聯調。傳統的對各種協議進行硬件驗證方法，需要分別建立針對每一種協議的軟硬件驗證系統，包括待測芯片，確定同樣符合該協議內容的交互芯片，激勵施加系統，結果確認系統等等，最終通過PC端的人機界面或平臺上的顯示設備如邏輯分析儀查看驗證結果。 當待驗證芯片擁有多接口協議時，要實現完備的驗證需要搭建不同外圍電路的各種驗證平臺，硬件開銷大，在驗證時需要反復更換平臺和驅動，驗證效率低，這些都增加了驗證的復雜度。

發明內容
本發明所要解決的技術問題是針對現有技術存在的問題，本發明提供一種支持多接口協議芯片的驗證，在驗證不同接口協議時，只需從人機界面端進行選擇和配置、無需改變驅動和硬件平臺的，驗證方法靈活且能有效節約硬件開銷、提高驗證效率的多接口協議芯片的接口協議兼容性驗證方法和系統。為解決上述技術問題，本發明采用以下技術方案
一種多接口協議芯片的接口協議兼容性驗證方法，包括以下步驟(1)先設置一硬件系統，通過所述硬件系統將多接口協議芯片與計算機連接，并通過設備枚舉將所述多種協議的波形描述信息加載存儲到所述硬件系統的數據緩存RAM中；
(2)操作者設置待驗證接口的協議類型信息、協議配置信息和協議向量信息；
(3 )將所述步驟(2 )的設置組裝成下行驗證信息包傳送給所述硬件系統，所述硬件系統收到下行驗證信息包并解析后，根據解析得到的內容從所述波形描述信息中選擇對應協議的波形，通過硬件系統模擬產生所述對應協議的波形并傳輸到所述待驗證接口 ；所述硬件系統捕獲待驗證接口的響應，將響應的驗證結果拼裝成上行驗證信息包發送給計算機，計算機提取驗證結果后與預先按照標準接口協議規定描述的預期結果進行比較，進行協議功能符合度評測和協議時序符合度評測。作為上述驗證方法的進一步改進
計算機與所述硬件系統進行通信時，所述下行驗證信息包被轉換為適合與硬件交互的串行比特流后傳送給所述硬件系統，從硬件系統返回的串行比特流被轉換成上行驗證信息包后返回給計算機。所述驗證結果包括波形信息和時序信息；
待驗證接口的波形信息是通過以下兩種方法進行回收的當待驗證接口為發送接口時，硬件系統直接接收所述波形信息；當待驗證接口為接收接口時，波形信息由多接口協議芯片的CPU搬移到硬件系統能訪問的地址空間，進而存放到硬件系統的數據緩存RAM中； 待驗證接口的時序信息是由所述硬件系統在待驗證接口直接采樣得到的。所述協議功能符合度評測和協議時序符合度評測具體是，將驗證結果和預期結果進行比對，如果結果匹配，則評測待驗證接口協議符合標準接口協議；反之則評測待驗證接口協議不符合標準接口協議。本發明還提供一種多接口協議芯片的接口協議兼容性驗證系統，包括設置于計算機中的處理系統和用于聯接多接口協議芯片和計算機的硬件系統；所述處理系統包括描述表和固件、人機界面和驗證信息包生成和解析模塊；所述硬件系統包括驗證信息處理模塊；所述多接口協議芯片與驗證信息處理模塊聯接后，加載所述描述表和固件到所述驗證信息處理模塊的數據緩存RAM中以獲取多種協議的波形描述信息和硬件的特征描述信息； 操作者通過人機界面設置待驗證接口的協議類型信息、協議配置信息和協議向量信息并傳輸給驗證信息包生成和解析模塊，驗證信息包生成和解析模塊根據所述設置生成下行驗證信息包并發送給驗證信息處理模塊進行解析，驗證信息處理模塊根據解析結果恢復對應協議的波形到待驗證接口 ；驗證信息處理模塊捕獲待驗證接口的響應、生成上行驗證信息包并返送給驗證信息包生成和解析模塊進行解析，解析結果返回給人機界面以供操作者進行協議功能符合度評測和協議時序符合度評測。作為上述驗證系統的進一步改進
所述驗證信息包生成和解析模塊與一驗證信息包格式轉換軟件模塊相連，所述驗證信息包格式轉換軟件模塊將由人機界面生成的下行驗證信息包轉換為適合與硬件交互的串行比特流，并將從硬件系統返回的串行比特流轉換為上行驗證信息包。所述硬件系統還包括串行接口控制引擎，所述驗證信息處理模塊通過所述串行接口控制引擎與計算機聯接并進行通信。所述驗證信息處理模塊包括依次相連的驗證信息包格式轉換硬件模塊、數據緩存RAM、信息轉發控制器和協議類型選擇開關，還包括分別與所述協議類型選擇開關相連的波形恢復模塊、協議時序分析器和協議應答收集器；所述驗證信息包格式轉換硬件模塊與所述串行接口控制引擎相連。所述波形恢復模塊與多接口協議一一對應。與現有技術相比，本發明的優點在于
I、本發明的多接口協議芯片的接口協議兼容性驗證方法，使用通用的架構構建多種接口協議的驗證系統，在驗證不同接口協議時，只需從人機界面端進行選擇和配置，無需改變驅動和硬件平臺，驗證方法靈活，能有效節約硬件開銷，提高驗證效率。2、本發明的多接口協議芯片的接口協議兼容性驗證系統，能實現無需改變驅動和硬件平臺進行多接口芯片的接口協議的兼容性驗證，能有效節約硬件開銷，并且對不同協議具有良好的可擴展性。


圖I是本發明具體實施例的多接口協議芯片的接口協議兼容性驗證方法的流程示意圖。圖2是本發明的多接口協議芯片的接口協議兼容性驗證系統的組成結構示意圖。圖3是本發明具體實施例的處理系統的組成結構示意圖。圖4是本發明具體實施例的硬件系統的組成結構示意圖。
具體實施例方式以下將結合說明書附圖和具體實施例對本發明作進一步詳細說明。如圖2、圖3、圖4所示，本發明的多接口協議芯片的接口協議兼容性驗證系統，包括設置于計算機中的處理系統和用于聯接多接口協議芯片和計算機的硬件系統。如圖3所示，處理系統包括依次相連的描述表和固件、人機界面、驗證信息包生成和解析模塊和驗證信息包格式轉換軟件模塊。描述表和固件集成在設備驅動文件中。描述表包含硬件設備的特征描述信息，固件涵蓋多種協議的波形描述信息。操作系統依照描述表分配系統資源，固件將驗證系統硬件模塊掛鉤到人機界面。人機界面(應用程序)，提供人機交互接口，提供操作者設置待驗證接口的協議類型信息、協議配置信息和協議向量信息；選擇評測協議功能符合度和協議時序符合度的操作界面。驗證信息包生成和解析模塊負責拼裝及解析驗證信息包。驗證信息包格式轉換軟件模塊負責將由人機界面生成的下行驗證信息包轉換為適合與硬件交互的串行比特流，以及將從硬件系統返回的串行比特流轉換為上行驗證信息包。硬件系統包括驗證信息處理模塊和串行接口控制引擎，驗證信息處理模塊通過串行接口控制引擎與計算機聯接并進行通信。本實施例中，如圖4所示，驗證信息處理模塊包括依次相連的驗證信息包格式轉換硬件模塊、數據緩存RAM、信息轉發控制器和協議類型選擇開關，以及分別與協議類型選擇開關相連的波形恢復模塊、協議時序分析器和協議應答收集器；驗證信息包格式轉換硬件模塊與串行接口控制引擎相連。波形恢復模塊與多接口協議一一對應，用于恢復待驗證接口協議對應的波形；協議時序分析器和協議應答收集器捕獲待驗證接口對所選通的協議波形的響應。如圖I所示，下面通過采用上述的多接口協議芯片的接口協議兼容性驗證系統實現本發明的驗證方法的具體步驟，詳細說明本發明
I、接入多接口協議芯片，加載多種協議的波形描述信息
先設置一硬件系統，通過硬件系統將多接口協議芯片與計算機(PC)連接，操作系統發現新設備，在給新設備指定對應的驅動文件后，新設備枚舉成功，將固件和描述表下載到硬件系統的數據緩存RAM中，硬件系統啟動；若枚舉失敗，需要重新將硬件系統聯結到PC并指定驅動文件。2、操作者設置待驗證接口的協議類型信息、協議配置信息和協議向量信息；
在計算機端的人機界面處，操作者根據驗證目標設定協議類型信息和協議配置信息，
并載入協議向量。驗證信息包生成和解析模塊將協議類型信息、協議配置信息和協議向量信息組裝生成下行驗證信息包，下行驗證信息包驗證信息包格式轉換軟件模塊轉換成串行比特流后由計算機發送給硬件系統。3、根據步驟2的設置，從波形描述信息中選擇對應協議的波形恢復到多接口協議芯片的待驗證接口，捕獲待驗證接口的響應，將響應的驗證結果與預先按照標準接口協議規定描述的預期結果進行比較，進行協議功能符合度評測和協議時序符合度評測。3. I串口控制引擎將接收到串行比特流轉換為下行驗證信息包，經驗證信息包格式轉換模塊還原后存放在數據緩存RAM，信息轉發控制器提取協議類型信息，配置協議類型選擇開關，通過協議類型選擇開關連接相應的通路；提取協議配置信息和協議向量，觸發波形恢復模塊在待驗證接口恢復對應協議的波形，并啟動協議時序分析器進行協議時序采樣。 其中，一個驗證信息包包含協議類型信息、協議配置信息、協議向量信息、協議功能信息和協議時序信息幾個區段。驗證信息包按照傳輸方向分為下行驗證信息包和上行驗證信息包。下行驗證信息包由處理系統生成，包中協議類型信息、協議配置信息、協議向量信息區段的內容對應于人機界面界面設置的驗證信息，協議功能信息區段和協議時序信息區段的內容為空。上行驗證信息包由硬件系統生成，包中協議功能信息區段存放驗證結果的波形信息、協議時序信息區段存放驗證結果的時序信息，協議類型信息、協議配置信息和協議向量信息區段保留下行驗證信息包中對應區段的內容。數據緩存RAM為下行驗證信息包和上行驗證信息包各個區段提供存放空間。3. 2驗證信息處理模塊捕獲待驗證接口的響應，響應的驗證結果包括波形信息和時序信息；其中，協議應答收集器捕獲待驗證接口的響應的波形信息，協議時序分析器采樣待驗證接口的時序信息(協議應答收集器不必區分協議的種類，只需收集數據，然后向上行傳遞，由計算機做波形的判斷和比對)。驗證信息處理模塊將響應的驗證結果存放在數據緩存RAM中的上行驗證信息包的相應區段，并通過信息轉發控制器拼裝成上行驗證信息包發送給計算機；上行驗證信息包經驗證信息包格式轉換硬件模塊轉換后，由驗證信息包生成和解析模塊接收并進行解析，計算機提取解析得到的驗證結果后返回給人機界面，供操作者進行協議功能符合度評測和協議時序符合度評測。協議功能符合度評測和協議時序符合度評測具體方法是將驗證結果和預期結果進行比對，如果結果匹配，則評測待驗證接口協議符合標準接口協議；反之則評測待驗證接口協議不符合標準接口協議。待驗證接口的波形信息是通過以下兩種方法進行回收的當待驗證接口為發送接口時，硬件系統直接接收波形信息；當待驗證接口為接收接口時，波形信息由多接口協議芯片的CPU搬移到硬件系統能訪問的地址空間，進而存放到硬件系統的數據緩存RAM中。本發明的處理系統可用軟件實現；硬件系統可與計算機集成為一體，也可單獨設置一硬件模塊實現。本發明的多接口協議芯片的接口協議兼容性驗證系統支持多接口協議芯片的驗證，可解決現有含有多種工業標準協議的正向設計的嵌入式芯片進行接口驗證時，各類接口驗證系統分散性大，每次需要更換外圍驗證電路，增加驗證系統復雜度的問題；具有驗證方法靈活，提高驗證效率，并且對不同協議具有良好的可擴展性等優點。以上所述僅是本發明的優選實施方式，本發明的保護范圍并不僅局限于上述實施例，凡屬于本發明思路下的技術方案均屬于本發明的保護范圍。應當指出，對于本技術領域的普通技術人員來說，在不脫離本發明原理前提下的若干改進和潤飾，應視為本發明的保護范圍。
權利要求
1.一種多接口協議芯片的接口協議兼容性驗證方法，其特征在于包括以下步驟(1)先設置一硬件系統，通過所述硬件系統將多接口協議芯片與計算機連接，并通過設備枚舉將所述多種協議的波形描述信息加載存儲到所述硬件系統的數據緩存RAM中；(2)操作者設置待驗證接口的協議類型信息、協議配置信息和協議向量信息；(3 )將所述步驟(2 )的設置組裝成下行驗證信息包傳送給所述硬件系統，所述硬件系統收到下行驗證信息包并解析后，根據解析得到的內容從所述波形描述信息中選擇對應協議的波形，通過硬件系統模擬產生所述對應協議的波形并傳輸到所述待驗證接口 ；所述硬件系統捕獲待驗證接口的響應，將響應的驗證結果拼裝成上行驗證信息包發送給計算機，計算機提取驗證結果后與預先按照標準接口協議規定描述的預期結果進行比較，進行協議功能符合度評測和協議時序符合度評測。
2.根據權利要求I所述的多接口協議芯片的接口協議兼容性驗證方法，其特征在于， 計算機與所述硬件系統進行通信時，所述下行驗證信息包被轉換為適合與硬件交互的串行比特流后傳送給所述硬件系統，從硬件系統返回的串行比特流被轉換成上行驗證信息包后返回給計算機。
3.根據權利要求I所述的多接口協議芯片的接口協議兼容性驗證方法，其特征在于，所述驗證結果包括波形信息和時序信息；待驗證接口的波形信息是通過以下兩種方法進行回收的當待驗證接口為發送接口時，硬件系統直接接收所述波形信息；當待驗證接口為接收接口時，波形信息由多接口協議芯片的CPU搬移到硬件系統能訪問的地址空間，進而存放到硬件系統的數據緩存RAM中；待驗證接口的時序信息是由所述硬件系統在待驗證接口直接采樣得到的。
4.根據權利要求I 3中任一項所述的多接口協議芯片的接口協議兼容性驗證方法， 其特征在于，所述協議功能符合度評測和協議時序符合度評測具體是，將驗證結果和預期結果進行比對，如果結果匹配，則評測待驗證接口協議符合標準接口協議；反之則評測待驗證接口協議不符合標準接口協議。
5.一種多接口協議芯片的接口協議兼容性驗證系統，其特征在于，包括設置于計算機中的處理系統和用于聯接多接口協議芯片和計算機的硬件系統；所述處理系統包括描述表和固件、人機界面和驗證信息包生成和解析模塊；所述硬件系統包括驗證信息處理模塊； 所述多接口協議芯片與驗證信息處理模塊聯接后，加載所述描述表和固件到所述驗證信息處理模塊的數據緩存RAM中以獲取多種協議的波形描述信息和硬件的特征描述信息；操作者通過人機界面設置待驗證接口的協議類型信息、協議配置信息和協議向量信息并傳輸給驗證信息包生成和解析模塊，驗證信息包生成和解析模塊根據所述設置生成下行驗證信息包并發送給驗證信息處理模塊進行解析，驗證信息處理模塊根據解析結果恢復對應協議的波形到待驗證接口 ；驗證信息處理模塊捕獲待驗證接口的響應、生成上行驗證信息包并返送給驗證信息包生成和解析模塊進行解析，解析結果返回給人機界面以供操作者進行協議功能符合度評測和協議時序符合度評測。
6.根據權利要求5所述的多接口協議芯片的接口協議兼容性驗證系統，其特征在于， 所述驗證信息包生成和解析模塊與一驗證信息包格式轉換軟件模塊相連，所述驗證信息包格式轉換軟件模塊將由人機界面生成的下行驗證信息包轉換為適合與硬件交互的串行比特流，并將從硬件系統返回的串行比特流轉換為上行驗證信息包。
7.根據權利要求5所述的多接口協議芯片的接口協議兼容性驗證系統，其特征在于， 所述硬件系統還包括串行接口控制引擎，所述驗證信息處理模塊通過所述串行接口控制引擎與計算機聯接并進行通信。
8.根據權利要求7所述的多接口協議芯片的接口協議兼容性驗證系統，其特征在于， 所述驗證信息處理模塊包括依次相連的驗證信息包格式轉換硬件模塊、數據緩存RAM、信息轉發控制器和協議類型選擇開關，還包括分別與所述協議類型選擇開關相連的波形恢復模塊、協議時序分析器和協議應答收集器；所述驗證信息包格式轉換硬件模塊與所述串行接口控制引擎相連。
9.根據權利要求8所述的多接口協議芯片的接口協議兼容性驗證系統，其特征在于， 所述波形恢復模塊與多接口協議一一對應。
全文摘要
本發明公開了一種多接口協議芯片的接口協議兼容性驗證方法和系統，該方法包括以下步驟接入多接口協議芯片并加載多種協議的波形描述信息；操作者設置待驗證接口的協議類型信息、協議配置信息和協議向量信息；根據設置從波形描述信息中選擇對應協議的波形恢復到待驗證接口；捕獲待驗證接口的響應，將響應的驗證結果與預先按照標準接口協議規定描述的預期結果進行比較，進行協議功能符合度評測和協議時序符合度評測。該系統包括處理系統和計算機的硬件系統；處理系統包括描述表和固件、人機界面和驗證信息包生成和解析模塊；硬件系統包括驗證信息處理模塊。本發明能有效節約硬件開銷、提高效率。
文檔編號G06F11/22GK102591756SQ20121000795
公開日2012年7月18日 申請日期2012年1月12日 優先權日2012年1月12日
發明者余再祥, 劉祥遠, 劉蓬俠, 吳虎成, 唐濤, 孫書為, 張世亮, 李振濤, 羅恒, 胡春媚, 許邦建, 郭陽, 陳書明, 魯建壯 申請人:中國人民解放軍國防科學技術大學