硅通孔陣列結構的射頻模型方法
【專利摘要】本發明公開了一種硅通孔陣列結構的射頻模型方法，用于建立硅通孔陣列結構的射頻模型，硅通孔陣列結構包括多個平行排列的條形硅通孔。本發明方法考慮到了硅通孔陣列結構中條形硅通孔的寄生電感、寄生電阻和趨膚效應，以及條形硅通孔之間的耦合電容、條形硅通孔之間的互感，以及硅通孔和襯底的寄生電容，以及襯底效應等，能很好的表征硅通孔陣列結構的高頻特征，模擬出準確的硅通孔陣列結構的寄生電感、寄生電容與頻率的關系。
【專利說明】硅通孔陣列結構的射頻模型方法
【技術領域】
[0001]本發明涉及一種半導體集成電路的模型方法，特別是涉及一種硅通孔陣列結構的射頻模型方法。
【背景技術】
[0002]娃通孔(Through Si via, TSV)工藝是一種新興的集成電路制作工藝,如圖1所示，是現有硅通孔的結構照片；將制作在硅片101上表面的電路通過硅通孔102中填充的金屬連接至硅片101背面并和形成于硅片101背面金屬層103連接，從而將硅片101上表面的電路從硅片101的背面引出。硅通孔工藝結合三維封裝工藝，使得IC布局從傳統二維并排排列發展到更先進三維堆疊，這樣元件封裝更為緊湊，通過縮短芯片引線距離，可以極大的提高電路的頻率特性和功率特性。硅通孔工藝應用廣泛，適合用作多方面器件性能提升。如將其用于無線局域網與手機中功率放大器，將極大的提高電路的頻率特性和功率特性。
[0003]硅通孔的引入會產生寄生電感和寄生電阻，如圖2所示，是現有硅通孔的射頻模型方法的射頻模型，該射頻模型一般只適用于塊狀結構的硅通孔，塊狀結構的硅通孔為一個個的孤立的結構，各硅通孔之間距離遠，沒有互相影響，射頻模型包括:
[0004]硅通孔的寄生電阻R和一寄生電感L，寄生電阻R和寄生電感L串聯在硅通孔的上端口和下端口之間。
[0005]在上端口位置處硅通孔和襯底之間的寄生電容C和寄生電感G、在下端口位置處硅通孔和襯底之間的寄生電容C和寄生電感G。上下端口處的寄生電容C和寄生電感G分別并聯在上下端口和地之間。
[0006]如圖3A所示，是采用如圖2所示的射頻模型得到的電感和頻率的關系曲線；如圖3B所示，是采用如圖2所示的射頻模型得到的電阻和頻率的關系曲線。圖3A和圖3B的曲線能和塊狀結構的硅通孔的電感和電阻的頻率特征符合的很好。
[0007]但是硅通孔實際應用中，并僅僅局限于塊狀結構，還包括在俯視面上，硅通孔成條形結構，且多個條形硅通孔組合成陣列結構的情形。對于硅通孔陣列結構，由于各鄰近的條形硅通孔之間會產生相互影響，采用圖2中的射頻模型是無法模擬硅通孔陣列結構的高頻特性的。

【發明內容】

[0008]本發明所要解決的技術問題是提供一種硅通孔陣列結構的射頻模型方法，能很好的表征硅通孔陣列結構的高頻特征，模擬出準確的硅通孔陣列結構的寄生電感、寄生電容與頻率的關系。
[0009]為解決上述技術問題，本發明提供的硅通孔陣列結構的射頻模型方法用于建立硅通孔陣列結構的射頻模型，所述硅通孔陣列結構由形成于硅襯底中的多個條形硅通孔組成，所述條形硅通孔為條形硅通孔一，各所述條形硅通孔一等間距的平行排列，各所述條形硅通孔一的長度相等、寬度相等，各所述條形硅通孔一都互相對齊；或者，所述硅通孔陣列結構由形成于硅襯底中的多個條形硅通孔組成，所述條形硅通孔包括多個條形硅通孔一、兩個條形硅通孔二和兩個條形硅通孔三，各所述條形硅通孔一等間距的平行排列，各所述條形硅通孔一的長度相等、寬度相等，各所述條形硅通孔一都互相對齊，所述條形硅通孔二和所述條形硅通孔三環繞于由所述條形硅通孔一組成的平行排列結構的外側，且所述條形硅通孔二和所述條形硅通孔一平行、且所述條形硅通孔二的長度大于所述條形硅通孔一的長度，所述條形硅通孔三和所述條形硅通孔一垂直、且所述條形硅通孔三的長度大于由所述條形硅通孔一組成的平行排列結構的長度，所述條形硅通孔二和所述條形硅通孔三的寬度和所述條形硅通孔一的寬度相同。所述射頻模型包括:
[0010]兩個端口，端口一表示各所述條形硅通孔的上端、端口二表示各所述條形硅通孔的下端；所有所述條形硅通孔的上端都連接在一起、所有所述條形硅通孔的下端都連接在一起。
[0011]第一電感元件和第二電感元件，用于表征所述硅通孔陣列結構的所形成的兩個寄生電感；所述第一電感元件和所述第二電感元件之間存在互感，互感系數為K。
[0012]第一稱合電容兀件和第二稱合電容兀件，所述第一稱合電容兀件用于表征所述娃通孔陣列結構的靠近所述端口一的位置處的耦合電容，所述第二耦合電容元件用于表征所述硅通孔陣列結構的靠近所述端口二的位置處的耦合電容。
[0013]兩個階梯電阻與電感網絡，用于表征所述硅通孔陣列結構的的條形硅通孔的寄生電阻和趨膚效應；第一階梯電阻與電感網絡是由N級子電路并聯而成、每一級子電路由一個子電阻和子電感串聯而成，第二階梯電阻與電感網絡是由N級子電路并聯而成、每一級子電路由一個子電阻和子電感串聯而成，N大于等于2。
[0014]所述第一電感元件和所述第一階梯電阻與電感網絡串聯于所述端口一和所述端口二之間，所述第二電感元件和所述第二階梯電阻與電感網絡串聯于所述端口一和所述端口二之間；所述第一耦合電容元件的兩端都和所述端口一相連，所述第二耦合電容元件的兩端都和所述端口二相連。
[0015]進一步的改進是，所述第一電感元件和所述第二電感元件的電感值相等，所述第一電感元件或所述第二電感元件的電感值為在IOOMHz或以下頻率的測試條件下得到的所述硅通孔陣列結構的樣品的端口一和端口二之間的電感量的1.6倍到2倍之間；K為O到I之間。
[0016]進一步的改進是，所述第一耦合電容元件和所述第二耦合電容元件的電容值相等，所述第一耦合電容元件或所述第二耦合電容元件的電容值的公式為:c_plingl = Ccoupling2=nXwXwX ε /t，其中Crauplingl為所述第一耦合電容元件的電容值，C_pling2為所述第二耦合電容元件的電容值，η為陣列中條形硅通孔的個數，w為單個條形硅通孔的寬度，t為單個條形硅通孔的深度，ε為條形硅通孔之間的硅介質的介電系數。
[0017]進一步的改進是，從所述第一階梯電阻與電感網絡的第一級子電路到第N級子電路，各級子電阻的值依次增加、且各級子電感的值依次減少；從所述第二階梯電阻與電感網絡的第一級子電路到第N級子電路，各級子電阻的值依次增加、且各級子電感的值依次減少。
[0018]進一步的改進是，N等于4，所述第一階梯電阻與電感網絡的各級子電阻和所述第二階梯電阻與電感網絡的相同級的子電阻的值相同，所述第一階梯電阻與電感網絡的各級子電感和所述第二階梯電阻與電感網絡的相同級的子電感的值相同；所述第一階梯電阻與電感網絡或所述第二階梯電阻與電感網絡的各級子電阻通過如下公式得到:
[0019]
【權利要求】
1.一種硅通孔陣列結構的射頻模型方法，用于建立硅通孔陣列結構的射頻模型，所述硅通孔陣列結構由形成于硅襯底中的多個條形硅通孔組成，所述條形硅通孔為條形硅通孔一，各所述條形硅通孔一等間距的平行排列，各所述條形硅通孔一的長度相等、寬度相等，各所述條形硅通孔一都互相對齊；或者，所述硅通孔陣列結構由形成于硅襯底中的多個條形硅通孔組成，所述條形硅通孔包括多個條形硅通孔一、兩個條形硅通孔二和兩個條形硅通孔三，各所述條形硅通孔一等間距的平行排列，各所述條形硅通孔一的長度相等、寬度相等，各所述條形硅通孔一都互相對齊，所述條形硅通孔二和所述條形硅通孔三環繞于由所述條形硅通孔一組成的平行排列結構的外側，且所述條形硅通孔二和所述條形硅通孔一平行、且所述條形硅通孔二的長度大于所述條形硅通孔一的長度，所述條形硅通孔三和所述條形硅通孔一垂直、且所述條形硅通孔三的長度大于由所述條形硅通孔一組成的平行排列結構的長度，所述條形硅通孔二和所述條形硅通孔三的寬度和所述條形硅通孔一的寬度相同； 其特征在于，所述射頻模型包括: 兩個端口，端口一表示各所述條形硅通孔的上端、端口二表示各所述條形硅通孔的下端；所有所述條形硅通孔的上端都連接在一起、所有所述條形硅通孔的下端都連接在一起; 第一電感元件和第二電感元件，用于表征所述硅通孔陣列結構的所形成的兩個寄生電感；所述第一電感元件和所述第二電感元件之間存在互感，互感系數為K ； 第一稱合電容兀件和第二稱合電容兀件，所述第一稱合電容兀件用于表征所述娃通孔陣列結構的靠近所述端口一的位置處的耦合電容，所述第二耦合電容元件用于表征所述硅通孔陣列結構的靠近所述端口二的位置處的耦合電容； 兩個階梯電阻與電感網絡，用于表征所述硅通孔陣列結構的的條形硅通孔的寄生電阻和趨膚效應；第一階梯電阻與電感網絡是由N級子電路并聯而成、每一級子電路由一個子電阻和子電感串聯而成，第二階梯電阻與電感網絡是由N級子電路并聯而成、每一級子電路由一個子電阻和子電感串聯而成，N大于等于2 ； 所述第一電感元件和所述第一階梯電阻與電感網絡串聯于所述端口一和所述端口二之間，所述第二電感元件和所述第二階梯電阻與電感網絡串聯于所述端口一和所述端口二之間；所述第一耦合電容元件的兩端都和所述端口一相連，所述第二耦合電容元件的兩端都和所述端口二相連。
2.如權利要求1所述的硅通孔陣列結構的射頻模型方法，其特征在于:所述第一電感元件和所述第二電感元件的電感值相等，所述第一電感元件或所述第二電感元件的電感值為在IOOMHz或以下頻率的測試條件下得到的所述硅通孔陣列結構的樣品的端口一和端口二之間的電感量的1.6倍到2倍之間；K為O到I之間。
3.如權利要求1所述的硅通孔陣列結構的射頻模型方法，其特征在于:所述第一耦合電容元件和所述第二耦合電容元件的電容值相等，所述第一耦合電容元件或所述第二耦合電容元件的電容值的公式為:c_pling = Ccoupling2 = nXwXwX ε /t，其中C_plingl為所述第一耦合電容元件的電容值，C_pling2為所述第二耦合電容元件的電容值，η為陣列中條形硅通孔的個數，w為單個條形硅通孔的寬度，t為單個條形硅通孔的深度，ε為條形硅通孔之間的硅介質的介電系數。
4.如權利要求1所述的硅通孔陣列結構的射頻模型方法，其特征在于:從所述第一階梯電阻與電感網絡的第一級子電路到第N級子電路，各級子電阻的值依次增加、且各級子電感的值依次減少；從所述第二階梯電阻與電感網絡的第一級子電路到第N級子電路，各級子電阻的值依次增加、且各級子電感的值依次減少。
5.如權利要求4所述的硅通孔陣列結構的射頻模型方法，其特征在于:N等于4，所述第一階梯電阻與電感網絡的各級子電阻和所述第二階梯電阻與電感網絡的相同級的子電阻的值相同，所述第一階梯電阻與電感網絡的各級子電感和所述第二階梯電阻與電感網絡的相同級的子電感的值相同；所述第一階梯電阻與電感網絡或所述第二階梯電阻與電感網絡的各級子電阻通過如下公式得到:
6.如權利要求1所述的硅通孔陣列結構的射頻模型方法，其特征在于:從所述第一階梯電阻與電感網絡的第一級子電路到第N級子電路，各級子電阻的值依次減少、且各級子電感的值依次增加；從所述第二階梯電阻與電感網絡的第一級子電路到第N級子電路，各級子電阻的值依次減少、且各級子電感的值依次增加。
7.如權利要求1所述的硅通孔陣列結構的射頻模型方法，其特征在于:所述射頻模型還包括: 所述硅通孔陣列結構的所述條形硅通孔和所述硅通孔陣列結構內部的硅襯底之間的寄生電容，包括第三電容、第四電容、第五電容和第六電容； 所述硅通孔陣列結構的所述條形硅通孔和所述硅通孔陣列結構外部的硅襯底之間的寄生電容，包括第七電容、第八電容、第九電容和第十電容； 所述硅通孔陣列結構的內部襯底網絡元件,包括內部襯底電容和內部襯底電阻；所述娃通孔陣列結構的外部襯底網絡兀件,包括第一外部襯底電容和第一外部襯底電阻，第二外部襯底電容和第二外部襯底電阻，第三外部襯底電容和第三外部襯底電阻，第四外部襯底電容和第四外部襯底電阻； 所述內部襯底電容和所述內部襯底電阻并聯連接，所述第三電容的第一端和所述端口一相連、所述第三電容的第二端和所述內部襯底電容的第一端相連，所述第四電容的第一端和所述端口二相連、所述第四電容的第二端和所述內部襯底電容的第一端相連；所述第五電容的第一端和所述端口一相連、所述第五電容的第二端和所述內部襯底電容的第二端相連，所述第六電容的第一端和所述端口二相連、所述第六電容的第二端和所述內部襯底電容的第二端相連； 所述第一外部襯底電容和第一外部襯底電阻并聯連接、且所述第一外部襯底電容的第一端接地，所述第二外部襯底電容和第二外部襯底電阻并聯連接、且所述第二外部襯底電容的第一端接地，所述第三外部襯底電容和第三外部襯底電阻并聯連接、且所述第三外部襯底電容的第一端接地，所述第四外部襯底電容和第四外部襯底電阻并聯連接、且所述第四外部襯底電容的第一端接地； 所述第七電容的第一端和所述端口一相連、所述第七電容的第二端和所述第一外部襯底電容的第二端相連，所述第八電容的第一端和所述端口二相連、所述第八電容的第二端和所述第二外部襯底電容的第二端相連，所述第九電容的第一端和所述端口一相連、所述第九電容的第二端和所述第三外部襯底電容的第二端相連，所述第十電容的第一端和所述端口二相連、所述第十電容的第二端和所述第二外部襯底電容的第二端相連。
8.如權利要求7所述的硅通孔陣列結構的射頻模型方法，其特征在于:所述第三電容、所述第四電容、所述第五電容和所述第六電容的電容值相等且該電容值由如下公式確定:
9.如權利要求7所述的硅通孔陣列結構的射頻模型方法，其特征在于:所述第七電容、所述第八電容、所述第九電容和所述第十電容的電容值相等且該電容值由如下公式確定:
10.如權利要求7所述的硅通孔陣列結構的射頻模型方法，其特征在于: 所述內部襯底電容的電容值由如下公式確定
【文檔編號】G06F17/50GK103678750SQ201210362613
【公開日】2014年3月26日 申請日期:2012年9月25日 優先權日:2012年9月25日
【發明者】黃景豐 申請人:上海華虹宏力半導體制造有限公司