差錯恢復封裝組件的制作方法
【專利摘要】本發明涉及差錯恢復封裝組件。封裝組件可以包括插入件和安裝在插入件上的集成電路芯片。芯片的至少一個可以是抗輻射集成電路芯片，而其余芯片可以是非抗輻射芯片。如果期望，插入件可以是抗輻射插入件，而集成電路芯片可以是非抗輻射芯片。抗輻射芯片或抗輻射插入件可以包括用于對封裝組件的非抗輻射電路系統進行測試的監測電路系統。測試結果可以存儲在監測電路系統上的數據庫或者被發送到外部裝置，如服務器。監測電路系統可用于重新配置故障電路或可以控制插入件中的多路復用電路系統以在功能上替換故障電路。如果期望，監測電路系統可以基于測試結果調節非抗輻射電路的功耗。
【專利說明】差錯恢復封裝組件
[0001]相關申請的交叉引用
[0002]本申請要求2013年7月26日提交的美國專利申請N0.13/952，398的優先權，其全部內容通過引用合并于此。

【背景技術】
[0003]可編程集成電路是能夠由用戶配置以實現定制邏輯功能的一種集成電路類型。通常情形下，邏輯設計者使用計算機輔助設計(CAD)工具設計定制邏輯電路。當設計過程完成時，CAD工具生成配置數據。配置數據加載到可編程集成電路中以配置該裝置，從而執行期望的邏輯功能。
[0004]集成電路(諸如可編程集成電路和專用集成電路)會存在臨時錯誤，諸如由環境福射造成的錯誤。例如，沖擊集成電路上的電路系統的在環境中的帶電粒子能夠引起電路系統的臨時故障(例如，翻轉存儲位、信號路徑錯誤等)。這種臨時錯誤有時稱為軟錯誤或單事件翻轉(SEU, single-event upset)。對于可編程集成電路而言,軟錯誤特別具有破壞性。例如，加載到可編程集成電路中的配置數據會被軟錯誤損壞。
[0005]在稱為老化的過程中，電路系統(諸如晶體管)常常隨著時間而性能和可靠性退化。隨著時間的退化可以由于被長時間段保持通態的晶體管的壓力或者晶體管切換到的頻率導致(例如)。
[0006]用于改進集成電路芯片的對軟錯誤的抗性(resiliency，抗性/恢復)的技術包括對芯片進行物理硬化(例如，通過使用抗輻射制造或加工工藝)以及芯片的邏輯硬化(例如，通過引入冗余和錯誤糾正)。然而，抗輻射對每個抗輻射芯片帶來較大成本。例如，將輻射抗性提高到兩倍會帶來芯片面積成本增加百分之五或者更多。作為另一個示例，輻射抗性提高到十倍會增加每個裝置成本百分之三十到四十。通過周期性測試和修復可編程集成電路的配置數據也可以提高抗性。
[0007]隨著向較小工藝尺寸的繼續發展，集成電路容量繼續增大(例如，每個裝置中的晶體管和其它電路元件的數量增大)。隨著集成電路容量增大，由于軟錯誤引起的裝置故障的概率增加。然而，將裝置的抗性提高到滿意級別會帶來不可接受的成本量。因此期望提供具有改進的輻射抗性的電子裝置。


【發明內容】

[0008]封裝組件可以包括插入件和插入件上的至少第一電路和第二電路。第一電路可以是安裝在插入件上的非抗輻射集成電路芯片。如果期望，附加集成電路芯片可以安裝在插入件上。第一電路和第二電路可以由可靠性度量(諸如，時間上的故障(FIT))來表征。第二電路可以由小于所述第一電路的可靠性度量值的可靠性度量值表征，以使第二電路比第一電路更可靠。第二電路可以是抗輻射電路，諸如安裝在插入件上的抗輻射集成電路芯片，或者在插入件內的抗輻射電路系統。抗輻射電路在物理和/或邏輯上被配置以提供對由于離子輻射(例如，中子粒子、阿爾法粒子等)引起的瞬時錯誤的增加的抗性。抗輻射電路在此有時可以稱為單事件翻轉(SEU)抗性，因為抗輻射電路對單事件翻轉錯誤具有抗性。第一電路和第二電路可以是可編程集成電路或者專用集成電路。
[0009]封裝組件的抗輻射第二電路可以包括監測電路系統，其通過插入件上的路徑電耦合到所述第一電路。監測電路系統可以進行測試以監測封裝組件的非抗輻射電路(諸如第一電路)的性能和/或溫度。測試結果可以存儲在監測電路系統的數據庫中或者被發送到諸如網絡服務器的外部裝置。在第一電路是可編程電路的情形下，監測電路系統可以利用測試配置(諸如環形振蕩器測試配置或者啟動和捕捉測試配置)來配置第一電路并使用測試配置測試第一電路。響應于確定第一電路測試失敗，監測電路系統可以使用利用與第一電路的先前配置不同的第一電路的可編程部分的代替配置對第一電路編程。
[0010]插入件可以是包括有源電路系統的有源插入件。有源插入件可以包括第一跡線緩沖區和第二跡線緩沖區，其分別存儲來自第一電路和監測電路系統的輸出信號。在測試操作期間，可以使用第一電路的配置對監測電路系統編程。例如，監測電路系統可以包括控制部分，其使用第一電路的配置來配置監測電路系統的可編程部分。隨后可以使用跡線緩沖區存儲由監測電路系統和第一電路產生的數據。跡線緩沖區中存儲的數據可以由監測電路系統比較以確定第一電路是否故障。響應于確定第一電路測試失敗，監測電路系統可以配置有源插入件上的輸入和輸出多路復用電路系統以使用監測電路系統在功能上替換第一電路。
[0011]根據下列附圖和以下詳細描述，本發明的其它特征、本質和各種優點將變得更明顯。

【專利附圖】

【附圖說明】
[0012]圖1是根據本發明的一個實施方式的示例性可編程集成電路的示意圖。
[0013]圖2是根據本發明的一個實施方式的包括安裝在插入件上的非抗輻射和抗輻射集成電路芯片的封裝組件的透視圖。
[0014]圖3是根據本發明的一個實施方式的包括安裝在插入件上的非抗輻射和抗輻射集成電路芯片的封裝組件的截面側視圖。
[0015]圖4是根據本發明的一個實施方式的包括安裝在具有抗輻射電路系統的插入件上的集成電路芯片的封裝組件的截面側視圖。
[0016]圖5是根據本發明的一個實施方式的包括數據處理和控制電路的示例性封裝組件的示意圖。
[0017]圖6是根據本發明的一個實施方式的包括抗輻射監測電路系統的示例性封裝組件的示意圖。
[0018]圖7是根據本發明的一個實施方式的包括被形成為插入件的部分的抗輻射監測電路系統的示例性封裝組件的示意圖。
[0019]圖8是根據本發明的一個實施方式的可以由抗輻射監測電路系統執行以測試其它電路系統的示例性步驟的流程圖。
[0020]圖9是根據本發明的一個實施方式的具有第一配置的示例性可編程集成電路的示意圖。
[0021]圖10是根據本發明的一個實施方式的具有利用與圖9的第一配置不同的邏輯區域的第二配置的示例性可編程集成電路的示意圖。
[0022]圖11是根據本發明的一個實施方式的包括可用于測試可編程集成電路的性能的環形振蕩器的示例性測試配置的示意圖，
[0023]圖12是根據本發明的一個實施方式的可用于測試可編程集成電路的性能的示例性啟動和捕捉測試配置的示意圖。
[0024]圖13是根據本發明的一個實施方式的包括插入件上的跡線緩沖區的示例性封裝組件示意圖。
[0025]圖14是根據本發明的一個實施方式的可以由監測電路系統執行以使用插入件上的跡線緩沖區測試電路系統的示例性步驟的流程圖。
[0026]圖15是根據本發明的一個實施方式的具有插入件的示例性封裝組件示意圖，其中插入件具有可用于使用監測電路系統在功能上代替所選電路系統的多路復用電路。
[0027]圖16是根據本發明的一個實施方式的可以由封裝組件的抗輻射電路系統執行以基于監測到的性能和溫度調節所選電路系統的功耗的示例性步驟的流程圖。

【具體實施方式】
[0028]本發明的實施方式涉及電路系統對軟錯誤(諸如由輻射造成的錯誤)以及對壓力相關的故障的抗性。電路系統可以包括可編程集成電路、專用集成電路或者其它類型的集成電路。
[0029]圖1示出示例性可編程集成電路裝置示意圖。如圖1所示，裝置10可以具有用于經由輸入-輸出引腳14將信號驅動離開裝置10和用于從其它裝置接收信號的輸入-輸出(I/O)電路系統12。互連資源16 (諸如全局或者局部垂直和水平導線和總線)可用于路由裝置10上的信號。互連資源16包括固定互連件(導線)和可編程互連件(即，各個固定互連件之間的可編程連接)。互連資源16有時在此可以稱為互連件(例如，由固定互連件和可編程互連件的組合形成的互連件)。
[0030]互連件16可用于互連諸如可編程邏輯區域18的可編程邏輯區域。可編程邏輯區域18可以有時稱為邏輯陣列塊或者可編程電路區域。如果期望，可編程邏輯區域18可以包含更小的邏輯區域組。這些更小的邏輯區域(有時可以稱為邏輯元件或者適應性邏輯模塊)可以使用局部互連資源互連。
[0031]可編程邏輯區域18可以包括組合和時序邏輯電路系統。例如，可編程邏輯區域18可以包括查找表、寄存器和多路復用器。可編程邏輯區域18可以被配置以執行定制邏輯功倉泛。
[0032]可編程邏輯區域18包含可編程元件20。可編程元件20可以基于任何合適的可編程技術，諸如熔絲、反熔絲、電可編程只讀存儲器技術、隨機存取存儲器單元、掩模編程元件等。作為一個示例，可編程元件20可以由存儲器單元形成。在編程期間，使用引腳14和輸入-輸出電路系統12將配置數據加載到存儲器單元中。存儲器元件通常是隨機存取存儲器(RAM)單元。因為RAM單元加載有配置數據，因此它們又被稱為配置RAM單元(CRAM)。
[0033]可編程元件20可用于提供靜態控制輸出信號以控制可編程邏輯18中的邏輯組件的狀態，元件20生成的輸出信號通常施加到金屬氧化物半導體(MOS)晶體管(有時被稱為旁通(pass gate)晶體管)的柵極。
[0034]可以使用任何適當的架構組織裝置10的電路系統。作為一個示例，可以以一系列更大可編程邏輯區域的行和列組織可編程裝置10的邏輯18，其中每一個區域包含多個較小邏輯區域。裝置10的邏輯資源可以通過互連資源16 (諸如相關的垂直和水平導體)互連。這些導體可以包括基本上在整個裝置10上展開的全局導電線、裝置10的部分展開的諸如二分之一線或者四分之一線的部分線、具體長度的交錯線(例如，足以互連若干邏輯范圍)、較小的局部線或者任何其它適當互連資源設置。如果期望，裝置10的邏輯可以以更多級別或層排列，其中，互連多個大區域以形成邏輯的更大部分。其它裝置設置可以使用不按行和列設置的邏輯。
[0035]多個集成電路(諸如裝置10)可以組合在如圖2所示的封裝裝置30中。封裝裝置30可以包括安裝到插入件36的集成電路34和34’。集成電路34和34’可以是經由焊料凸塊(諸如微凸塊)安裝到插入件36的單獨的集成電路芯片。集成電路芯片34和34’可以使用倒裝安裝工藝或者任何期望的技術安裝到插入件36。插入件36可以經由焊料凸塊安裝在封裝基底32上。
[0036]安裝到插入件36的集成電路可以通過插入件上的路徑(諸如路徑40)通信。插入件36可以包括插入件基底上的多個金屬層，金屬層被圖案化以形成跡線。通信路徑40可以由插入件的一個或者更多個金屬層上的跡線形成。
[0037]集成電路34和34’可以是可編程集成電路，諸如圖1的電路10、專用集成電路(諸如專用集成電路)、存儲器電路(諸如靜態或者動態隨機存取存儲器)或者任何期望的集成電路。僅僅包括無源元件(諸如路由路徑40)的插入件36有時可以稱為無源插入件(例如，因為無源插入件36只傳送用于集成電路芯片的信號)。如果期望，插入件36可以包括可選電路系統46。電路系統46可以包括有源電路，諸如晶體管或者能夠用于處理或產生信號的其它開關元件。在此情形下，因為有源插入件36包括有源電路系統，諸如電路系統46，插入件36可以被稱為有源插入件。
[0038]具有多個集成電路安裝到插入件的圖2的設置有時可以被稱為2.5維(2.5D)封裝。如果期望，可以使用其它設置，例如，被稱為三維(3D)封裝的設置。在3D封裝配置中，多個集成電路芯片彼此疊置并且可以通過集成電路芯片的基底形成通信路徑(例如，不同于插入件中形成的路徑)。如果期望，2.和3D封裝配置可以組合。例如，多個集成電路芯片34可以使用3D封裝技術疊置并且可以與附加集成電路芯片一起安裝在插入件上。
[0039]在正常操作期間，裝置30可以暴露于輻射(諸如輻射42)中。輻射42可以是環境輻射，諸如離子顆粒或從空間接收的宇宙射線。沖擊電路系統(諸如，裝置30上的電路34)的輻射42會造成軟誤差，諸如單事件翻轉(SEU)。
[0040]集成電路芯片34可以被設計和/或制造為具有期望水平的輻射抗性。在圖2的示例中，集成電路34’可以是抗輻射芯片(例如，SEU抗性)，而集成電路34可以提供沒有輻射抗性(或者具有降低水平的輻射抗性)。集成電路34’可以使用物理和/或邏輯抗輻射技術進行抗輻射。例如，集成電路34’可以利用抗輻射基于閃速的可編程元件，而集成電路34可以利用基于靜態隨機存取存儲器(SRAM)的可編程元件。物理抗輻射集成電路可以形成在絕緣基底(諸如氧化硅或者藍寶石)上，或者可以使用抗輻射電路系統(諸如對輻射有抗性的磁阻存儲器)實現。
[0041]集成電路可以由可靠性度量(諸如，時間上的故障次數(FIT))來表征。時間上的故障次數有時可以被稱為軟錯誤率(SER)或時間上的故障度量。時間上的故障度量定義為預定時間長度或者時間段(例如，19工作小時)上的裝置故障(例如，估計故障)的次數。這個示例僅僅是示例性的。如果期望，可以使用任何可靠性度量(諸如故障之間的平均時間(MTBF))表征集成電路。抗輻射集成電路可以具有基本上小于非抗輻射集成電路的時間上的故障度量值。例如，非抗輻射集成電路可以具有比抗輻射集成電路的時間上的故障度量值大(或者更多)九倍的時間上的故障度量值。
[0042]可以對易受軟錯誤影響的集成電路提供抗輻射。考慮集成電路34實現由集成電路34’執行的控制功能控制的數據路徑的情形。在此情形下，集成電路34’可以控制用于通過集成電路34實現的數據路徑通信的通信協議。通信協議可以包括集成冗余方案，諸如在通信源和目的地的錯誤檢查。在此情形下，確保集成電路34’的控制操作無錯誤可以比集成電路34的保護數據通信操作更關鍵(例如，因為控制操作中的錯誤會導致裝置30的故障，而數據傳輸中的錯誤僅產生數據錯誤并且會潛在地由錯誤檢查恢復或識別)。
[0043]圖2的示例中，集成電路34’抗輻射而集成電路34非抗輻射，其僅僅是示例性的。如果期望，任意期望的集成電路芯片34可以抗輻射或者非抗輻射。例如，插入件36上的兩個或者更多個集成電路芯片可以抗輻射，而剩余集成電路芯片可以是非抗輻射的。集成電路34 ‘可以具有與集成電路34類似或者不同的資源。集成電路34 ‘可以執行與集成電路34類似的功能或者可以執行不同的功能。
[0044]圖3是裝置30的示例性截面側視圖。如圖3所示，多芯片封裝30可以包括封裝基底32、安裝在封裝基底32上的插入件36以及安裝在插入件36的頂部的多個芯片。集成電路芯片34和34’可以橫向地安裝在插入件36的頂表面上，而插入件36的底表面可以安裝到封裝基底32。
[0045]封裝組件30可以安裝到板基底44。封裝基底32可以經由焊錫球52耦合到板基底44。作為一個示例，焊錫球52可以形成球形陣列(BGA)配置，用于與板基底44上的對應導電焊盤接口。基底44可以是印刷電路板(PCB)，其上可以安裝多芯片封裝件30和其它單芯片或多芯片封裝件。
[0046]每個集成電路芯片(例如，芯片34和34’)可以包括芯片基底54和芯片基底上的互連層56。基底54可以是，例如，硅基底，或者可以由任何期望的材料形成。電路結構(諸如晶體管柵結構)可以形成在面對互連層56的芯片基底54的表面處。換句話說，電路結構可以形成在芯片基底34和互連層56之間的接口處。
[0047]互連層56(有時被統稱為電介質堆)可以包括金屬路由層的交替層(例如，電介質層，在其中能夠形成金屬路由路徑)和通孔層(例如，電介質層，通過其能夠形成金屬通孔用于將來自一個金屬路由層的路徑電連接到另一個金屬路由層(諸如相鄰金屬路由層)中的路徑)。這個示例僅僅是示例性的。金屬路由層可以包括由任意期望的導電材料形成的路由路徑。互連堆56可以包括八個金屬路由層或者任何期望數量的金屬路由層。
[0048]互連層56可以包括耦合到微凸塊58的表面接觸焊盤(例如，微凸塊焊盤)。表面接觸焊盤可以形成在互連堆56的最上層(例如，與芯片基底54和互連層56之間的接口相對的表面上的互連層)。微凸塊58可以指互連堆56的最上層上形成的焊料凸塊。例如，微凸塊58可以沉積在互連堆56 (面對插入件)的最上層中形成的微凸塊焊盤上。微凸塊58可以(例如)具有1ym的直徑。集成電路芯片34可以經由微凸塊58電耦合到插入件36。微凸塊可用于在集成電路34和插入件36之間傳送信號。
[0049]圖3的設置中，集成電路芯片34和34’安裝到插入件36，互連層56面對插入件36，其有時可被稱為倒裝配置，因為每個芯片從其常規直立設置反轉/倒裝，其中，芯片安裝使得芯片基底54面對下方封裝或者板基底。
[0050]插入件36可以包括插入件基底62和基底62上方的互連層60。插入件基底62可以是半導體基底，諸如硅。互連層60可以包括與互連堆56類似的交替金屬路由層。路由路徑40可以形成在互連堆60的金屬路由層中。路由路徑40可以在集成電路芯片之間、集成電路芯片和封裝基底32之間或插入件36的部分之間傳送信號。
[0051]插入件36可以是無源插入件，其僅僅包括金屬路由層和其它無源元件(例如，電阻器、電容器和電感器)。如果期望，插入件36可以是有源插入件，其包括有源電路系統，諸如晶體管。電路系統(諸如晶體管)可以形成在互連堆60和插入件基底62之間的接口處的插入件基底62中。
[0052]插入件36可以包括形成在插入件基底62中的導電通孔64。通孔64可以在插入件基底62的上表面和下表面之間延伸。在諸如插入件基底62由硅形成的情況下，通孔64可以被稱為穿硅通孔。導電通孔64可以由金屬或者任何期望的導電材料形成，并且可以用于從插入件36傳送信號到下方的封裝基底32。路由路徑40可以包括導電通孔64。
[0053]插入件36可以經由焊錫球66 (有時被稱為焊料凸塊)耦合到封裝基底32。與封裝基底32直接接口的焊錫球66有時可以被稱為控制熔塌芯片連接(“C4”)凸塊并且每個都可以具有(例如)100 μ m的直徑。一般情況下，用于與封裝接口 32接口的焊料球52在大小上基本大于微凸塊58 (例如，用于在集成電路芯片和插入件36之間接口的微凸塊)。微凸塊58的數量通常情況下基本上大于焊錫球52的數量(例如，微凸塊的數量與插入件-基底-焊錫球66的數量的比可以大于2:1、5:1、10:1等)。
[0054]集成電路芯片34和34’可以使用類似或者不同的工藝單獨制造。例如，集成電路芯片34可以使用第一制造工藝制造，而集成電路34’可以使用產生抗輻射電路系統的第二、不同制造工藝制造。這個示例僅僅是示例性的。用于制造集成電路芯片和抗輻射芯片的制造工藝可以類似。例如，集成電路芯片34’可以使用實現為芯片34’上的電路系統的一部分的邏輯電路結構而產生抗輻射。在此情形下，可以使用類似的制造工藝制造集成電路芯片34和抗輻射芯片34’。
[0055]圖3的示例僅僅示例示例性的，其中所選擇的一個或者更多個集成電路芯片抗輻射。如果期望，封裝件30的電路系統的任意部分可以抗輻射。圖4是集成電路封裝件30的示例性截面側視圖，其中插入件36的電路系統可以抗輻射。在圖4的示例中，安裝到插入件36的集成電路34可以被制造成沒有抗輻射(或者具有降低水平的抗輻射)。集成電路34可以安裝到插入件36，其可以類似于圖3的方式安裝到封裝基底32 (例如，經由焊錫球)。
[0056]圖4的插入件36包括有源電路系統72 (諸如晶體管)。有源電路系統72可以執行任意期望的功能。例如，電路系統72可以是處理電路系統、存儲電路系統、監測電路系統或者執行其它功能的電路系統。插入件36可以使用類似于對輻射具有抗性的集成電路34’中使用的技術來抗輻射(例如，物理和/或邏輯抗輻射)。例如，電路系統72上的功能塊可以重復以形成決策組，其中，該組的每個功能塊的輸出用于確定該組的輸出。作為另一個示例，抗福射插入件36可以使用物理抗福射工藝制造。
[0057]集成電路芯片34可以經由插入件36的路徑40與抗輻射電路系統72和其它集成電路芯片通信。路徑40可以以類似于圖3的方式形成。例如，路徑40可以包括交替金屬層中的金屬互連路徑和通孔并且可以包括焊錫球和穿硅通孔。
[0058]圖3和圖4的示例僅僅是示例性的，其中集成電路芯片34’或者插入件電路系統72是抗輻射的。如果期望，集成電路芯片和插入件電路系統的任何選擇部分可以是抗輻射的。例如，插入件36上的兩個或者更多個集成電路芯片可以抗輻射。作為另一個示例，插入件36和安裝在插入件36上的一個或者更多個集成電路芯片可以抗輻射。
[0059]封裝組件30的部分可以基于封裝組件部分對暫時錯誤(諸如軟錯誤)有多敏感來選擇性抗輻射。圖5是具有抗輻射部分的封裝組件的示例性框圖。在圖5的示例中，封裝組件30可以用作通信裝置(例如，網絡交換電路)。集成電路芯片34可用于實現使用通信協議接收和轉發數據的數據處理電路。抗輻射集成電路芯片34’可用于實現控制電路系統，其根據通信協議來控制數據處理電路。
[0060]在控制電路系統34’的操作期間發生的軟錯誤會造成整個裝置的操作出現錯誤，因為控制電路系統34’控制數據處理電路34的功能。相反，數據處理電路僅僅負責處理進入和傳出的數據。數據處理電路的操作中的軟錯誤通常僅僅導致數據傳輸錯誤而不是裝置故障。在一些情形下，通信協議實現固有錯誤檢查，其幫助防止或者降低數據錯誤的影響。使用這些協議通信的數據處理電路34較少受到軟錯誤影響，因為軟錯誤產生的數據錯誤可以由通信協議的錯誤檢查來處理。
[0061]在圖5的示例中，抗輻射集成電路芯片34’可以使用邏輯抗輻射技術來實現，其中功能性電路塊Cl、C2和C3形成決策組68。每個功能塊可以執行相同的功能(例如，塊C2和C3可以是塊Cl的復制)。功能塊C1、C2和C3可以決策確定通過路徑40給數據處理電路34提供什么控制信號。功能塊Cl、C2和C3提供邏輯冗余和對軟錯誤的抗性，因為多個功能塊上的軟錯誤概率比單個功能塊上的軟錯誤概率低。
[0062]插入件(諸如圖3的插入件36)的使用允許封裝組件30的部分的選擇性抗輻射。容易受到軟錯誤影響的關鍵電路(諸如控制電路)可以使用一個或者更多個所選擇的抗輻射集成電路芯片來加強和實現，而不太關鍵或者較少受到軟錯誤影響的電路(諸如數據路徑電路系統)可以使用一個或者更多個普通非抗輻射集成電路來實現。
[0063]封裝組件30的抗輻射部分可以用于實現錯誤檢查、監測和用于提高非抗輻射部分對軟錯誤的抗性的其它功能。通過使用封裝組件30的抗輻射部分來實現錯誤檢查，可以提高封裝組件30的整體抗性。圖6是具有抗輻射監測電路系統82的封裝組件30的示例性框圖。
[0064]如圖6所示，封裝組件30可以包括集成電路芯片34和34’。集成電路芯片34’可以使用抗輻射技術制造或者可以用于實現監測電路系統82。抗輻射監測電路系統82可以通過路徑40(例如，在下層插入件中的路徑)與非抗輻射電路系統34通信。監測電路系統82可以被動或主動監測集成電路芯片34的其它屬性。監測的屬性可以包括錯誤率，諸如位錯誤率、工作溫度(諸如，結溫度)或者其它性能特性。監測屬性可以用于識別指示當前或將來裝置故障的壓力條件(例如，與晶體管壓力關聯的永久故障或者其它電路隨時間的退化)。監測電路系統82有時可以被稱為健康監測器或性能監測器，因為電路系統82監測封裝30隨著時間的健康和/或性能。
[0065]可選地，監測電路系統82可以通過路徑94與遠程計算設備(諸如服務器92)通信。路徑94可以包括通過插入件的路徑、封裝基底和外部路徑(諸如通過板基底、線纜等的路徑)。監測電路系統可以使用任何期望的通信協議(例如，網絡協議，諸如以太網、本地總線協議等)與服務器92通信。例如，監測電路系統82可以向用于識別未來裝置故障的服務器92發送所監測的屬性。
[0066]圖6中監測電路系統82使用抗輻射集成電路芯片實現的示例僅僅是示例性的。監測電路系統82可以使用一個或者更多個抗輻射集成電路芯片實現(例如，監測電路系統可以在多個集成電路芯片上實現)。如果期望，如圖7所示，監測電路系統可以使用外置于集成電路芯片34的抗輻射電路系統實現。在圖7的示例中，監測電路系統可以使用插入件(諸如，上面安裝有集成電路芯片34的插入件36)的有源電路系統72實現。類似于圖6的監測電路系統82，監測電路系統72可以經由路徑40與監測集成電路芯片34通信并且可以與可選服務器92通信。
[0067]在常常被稱為老化的過程中，封裝件30上的電路系統的性能常常隨著時間退化。例如，在封裝件30的整個壽命中大量使用的晶體管(例如，長時間段的被使能)在性能和可靠性上退化，而較不頻繁被使能的晶體管更可能維持其原有性能水平。圖8是可以由監測電路系統執行以主動監測裝置(諸如封裝件30)中的其它電路系統的性能的示例性步驟的流程圖。在圖8的示例中，將要測試的電路系統可以是可編程電路系統，諸如圖1的可編程集成電路10或者可編程集成電路10的部分(諸如可編程邏輯區域)。流程圖100的操作可以由例如集成電路芯片的監測電路系統82(圖6)執行或者由插入件的監測電路系統72(圖7)執行。
[0068]在起始步驟102的操作期間，監測電路系統可以等待空閑狀態。例如，監測電路系統可以被配置成在周期性時間間隔上執行主動監測。時間間隔可以被配置為毫秒、秒、小時、天等為單位。作為另一個示例，監測電路系統可以接收外部控制輸入，諸如從命令監測電路系統啟動性能測試的其它電路系統或者遠程計算設備接收。響應于控制輸入或者時間間隔結束，性能測試可以由監測電路系統啟動。
[0069]在步驟104期間，監測電路系統可以利用用于性能測試的測試配置對將要測試的電路系統編程。測試配置有時可以被稱為健康監測配置。作為一個示例，監測電路系統可以將配置位加載到可編程元件中，其利用測試配置對電路系統編程。健康監測器配置可以代替電路系統的當前配置。可編程集成電路的使用允許監測電路系統加載任意期望的測試配置并允許各種性能測試。
[0070]在步驟106期間，監測電路系統可以對將要測試的電路系統執行性能測試。監測電路系統可以，例如，測量或者以其它方式識別電路元件(諸如健康監測測試配置的寄存器)之間的延遲。作為另一個示例，監測電路系統可以識別工作溫度或識別錯誤率，諸如位錯誤率。該過程隨后可以經由路徑I1進行到步驟108。如果期望，該過程可以經由可選路徑112進行到可選步驟114。除了步驟108之外，或代替步驟108，可以執行可選步驟114。
[0071]在步驟108的操作期間，監測電路系統可以基于步驟106期間的性能測試結果維持性能歷史數據庫。例如，測量到的延遲值或者其它測量到的特性(諸如位錯誤率或者工作溫度)可以被處理并被存儲在數據庫中。數據庫可以存儲在監測器82中的存儲電路系統中。如果期望，性能測試的結果可以存儲在遠程數據庫中。考慮裝置與遠程計算設備(諸如服務器)通信的情形。在此情形下，可以執行可選步驟116的操作以向服務器發送裝置的性能信息。服務器可以處理性能信息以確定是否應對受測電路系統執行維護操作，諸如，重寫配置數據(例如，擦除)、加載另選配置數據、電源管理操作(例如，調節電源電壓)或者其它維護操作。
[0072]在諸如當受測電路系統使用可編程電路系統實現的情形下可以執行可選步驟114。例如，受測電路系統可以是已經被配置以執行期望功能的可編程集成電路芯片上的可編程邏輯區域。在可選步驟114期間，監測電路系統可以選擇用于可編程集成電路芯片的另選配置。另選配置可以執行與受測電路系統的原始配置大致相同的功能，并利用可編程集成電路芯片上的可編程電路系統的不同部分。在隨后步驟118期間，監測電路系統可以利用所選的配置來配置可編程集成電路芯片，并且該過程可以返回到步驟102。
[0073]圖9和圖10示出如何可以利用另選配置配置可編程邏輯電路系統(例如，在圖8的流程圖100的步驟114和118期間)的示例性示意圖。在圖9和圖10的示例中,可編程集成電路34包括可編程邏輯區域18-1、18-2、18-3和18_4。
[0074]在圖9的示例中，集成電路芯片34可以以第一配置編程，在其中執行邏輯功能F1、F2和F3。功能F1、F2和F3可以是任意期望功能，諸如用于數據存儲和處理、通信等的那些功能。在圖9的配置中，可編程邏輯區域18-1、18-2和18-4可以被配置以分別執行邏輯功能F1、F2和F3。每個可編程邏輯區域可以被配置以通過將合適的配置數據加載到那個可編程邏輯區域的可編程元件20中，從而執行相應邏輯功能。邏輯功能F1、F2和F3可以僅僅要求僅三個可編程邏輯區域實現，因此，第一配置中可以不使用邏輯區域18-3。
[0075]隨著操作使用和壓力，電路系統(諸如可編程邏輯區域18-1、18_2和18_4中的晶體管)會在性能上退化。然而，未使用的可編程邏輯區域18-3可以維持原始性能水平，其超過區域18-1、18-2和18-4的退化的性能水平。第一配置(圖9)可以與圖10所示的第二另選配置交換。在圖10的第二配置中，邏輯功能F1、F2和F3可以分別使用可編程邏輯區域18-3、18-2和18-4實現。旋轉未使用的邏輯區域可以幫助維持裝置34的整體性能水平，因為晶體管壓力在可編程邏輯區域之間變得更平衡。
[0076]圖11和圖12可以用于對受測電路系統的部分進行編程的示例性測試配置的示意圖(例如，在圖8的流程圖100的步驟104期間)。在圖11的示例中，測試配置130可以將可編程電路系統131配置為環形振蕩器133和檢測電路134。可編程電路系統131可以，例如，包括正在由監測電路系統測試的集成電路芯片34上的一個或者更多個可編程邏輯區域。如果期望，可編程電路系統的不同部分可以利用測試配置130的副本被編程。
[0077]環形振蕩器133的輸出可以經由路徑135耦合到監測電路系統134。環形振蕩器133包括反相器132。環形振蕩器133的震蕩速度對應于通過反相器132的延遲。檢測電路134可以包括一個或者更多個寄存器，其捕捉環形振蕩器133的輸出并且用于確定環形振蕩器133的振蕩頻率。檢測電路134可以識別所確定的振蕩頻率到檢測電路系統。隨時間降低的振蕩頻率可以指示被配置為反相器132的可編程電路系統(例如，晶體管)的降低的性能。
[0078]在圖12的示例中，用于可編程電路系統131的測試配置140可以容納所謂的啟動和捕捉性能測試并且因此可以被稱為啟動和捕捉測試配置。測試配置140包括輸入電路142、啟動寄存器144、捕捉寄存器146和檢測電路148。如果期望，可以在寄存器144和146之間插入中間邏輯(諸如，組合邏輯或者延遲電路系統)。
[0079]在測試操作期間，輸入電路142向寄存器144的輸入端提供輸入數據模式(例如，邏輯一值和邏輯零值的模式)。啟動寄存器144可以使用可調時鐘電路系統150提供的時鐘信號CLKl捕捉輸入數據模式，并向寄存器146的輸入端提供捕捉到的輸入數據模式。捕捉寄存器146可以使用時鐘電路系統150提供的時鐘信號CLK2捕捉所接收到的數據模式，并向檢測電路148提供捕捉到的數據模式。檢測電路148可以從寄存器146接收捕捉到的數據模式，并確定捕捉到的數據模式是否與輸入電路142提供的原始輸入數據模式匹配。不匹配指示失敗的測試，而匹配的數據模式指示成功的測試。
[0080]為了執行測試(例如，圖8的流程圖100的步驟106)，監測電路系統可以通過調整時鐘信號CLKl和CLK2的屬性來指令檢測電路148測量寄存器的建立和保持時間。例如，可以遞增地調整時鐘信號的相位和/或頻率直至測試失敗，其識別寄存器的建立和保持時間裕量。
[0081]包括有源電路系統(諸如圖4的電路系統72)的有源插入件可用于在測試操作期間存儲信息。圖13是封裝組件30的示例圖，其中插入件36包括跡線緩沖區122。跡線緩沖區122可以經由路徑40耦合到集成電路芯片34和監測電路82。跡線緩沖區122存儲由集成電路芯片34和監測電路82產生的數據。跡線緩沖區122-1可以存儲由集成電路芯片34產生的數據，而跡線緩沖區122-2可以存儲由監測電路系統82產生的數據。跡線緩沖區122可以臨時存儲數據。例如，所存儲的數據可以用集成電路芯片34和監測電路82產生的未來數據重寫。
[0082]圖13中使用插入件36上的有源電路系統實現兩個跡線緩沖區的示例僅僅是示例性的。如果期望，可以在插入件36中設置任意期望數量的跡線緩沖區。例如，可以提供用于由監測電路系統82測試的每個集成電路芯片或功能性電路塊的跡線緩沖區。
[0083]監測電路系統82可以包括可編程電路124 (例如，可編程邏輯區域)和控制電路系統126。控制電路系統126可以是被配置以執行控制功能的可編程邏輯區域，或者可以是專用控制電路系統(作為示例)。可以在測試操作期間使用跡線緩沖區122以幫助識別封裝裝置上的電路系統的操作故障。圖14是可以使用監測電路系統和跡線緩沖區122執行以選擇性測試封裝裝置上的電路系統的部分的示例性步驟的流程圖230。例如，圖13的監測電路系統82或圖7的監測電路系統72可用于執行流程圖130的步驟。
[0084]在步驟232期間，監測電路系統可以選擇耦合到跡線緩沖區的電路用于測試。所選電路可以是耦合到相應跡線緩沖區122的集成電路芯片，例如，圖13的集成電路芯片34。
[0085]在步驟234期間，可以利用所選電路的配置對監測電路系統編程。例如，封裝組件上的電路系統的配置可以存儲在封裝組件的存儲器(例如，閃速存儲器或其它存儲電路)中。在此情形下，監測電路系統可以從存儲器檢索所選電路的配置并且可以利用所選配置來配置監測電路系統的部分(例如，通過將檢索的配置的配置數據加載到監測電路系統的可編程元件)。例如，圖13的控制電路126可以利用集成電路芯片34的配置來配置可編程邏輯電路系統124。如果期望，則監測電路系統可以經由外部源(諸如圖6的服務器92)編程(例如，服務器92可以維持封裝組件上的電路系統的配置數據并且可以將用于所選電路的該配置數據加載到監測電路系統的可編程元件中)。
[0086]在隨后步驟236期間，可以使用跡線緩沖區存儲來自所選電路和監測電路系統的信號。考慮在步驟132期間選擇圖13的集成電路芯片34的情形。在此情形下，可以使用跡線緩沖區122-1存儲集成電路芯片34發送的輸出信號，而可以使用跡線緩沖區122-2存儲已經被配置以執行與集成電路芯片34相同功能的監測電路系統82發送的輸出信號。
[0087]在步驟238期間，可以利用診斷配置對監測電路系統編程。例如，圖13的控制電路126可以利用診斷配置配置可編程邏輯124以用于處理和分析測試結果。如果期望，監測電路系統可以由外部服務器編程。
[0088]在步驟240期間，監測電路系統可以比較跡線緩沖區以確定所選電路是否已經產生正確的輸出數據。包含來自監測電路系統的數據的跡線緩沖區可以用作基準數據，因為監測電路系統是使用比所選電路更可靠的抗輻射電路系統實現的。如果期望，則可以使用非抗輻射電路系統實現監測電路系統。在監測電路系統監測所選電路隨時間退化的情形下，監測電路系統不必要是抗輻射的。
[0089]在隨后的步驟242期間，步驟140的比較結果可以由監測電路系統記錄(例如，存儲)，或者可以被報告給遠程計算設備，諸如圖6的服務器92，并且該過程可以返回到步驟132以選擇附加電路用于測試。
[0090]如果期望，如果所選電路在步驟140期間測試失敗(例如，如果存儲在跡線緩沖區中的數據模式不匹配)，則可以執行可選步驟244。在可選步驟244期間，監測電路系統可以控制插入件以利用監測電路系統在功能上替換所選電路。例如，在諸如當所選電路安裝在具有可編程互連件的插入件上的情形下(例如，路徑40包括可編程路徑)，監測電路系統可以對互連件編程以路由所選電路的輸入和輸出信號到監測電路系統。監測電路系統可以利用所選電路的配置來配置其部分(例如，圖13的可編程電路系統124)。通過執行可選步驟144的操作，監測電路系統可以幫助確保裝置繼續操作，甚至在裝置上的電路系統故障時。
[0091]圖14中在步驟240之后執行可選步驟244的示例僅是示例性的。如果期望，監測電路系統可以控制插入件以利用監測電路系統替換任何有故障的電路。例如，響應于在圖8的流程圖100的步驟106期間識別性能測試失敗，可以執行可選步驟144。
[0092]圖15是包括具有可編程互連件的插入件36的封裝組件30的框圖，該封裝組件30可以被配置以利用監測電路系統在功能上代替所選集成電路芯片。如圖15所示，可編程互連件可以包括多路復用器152 (例如，多路復用器152-1、152-2、153-3等)。
[0093]多路復用器152-1和152-2接收并選擇輸入信號，諸如用于集成電路芯片DIEl和DIE2的輸入信號INl和IN2。可以從插入件36上的其它電路系統接收輸入信號INl和IN2，或者可以從外部電路系統接收輸入信號INl和IN2。如果期望，輸入信號INl和IN2每個都可以是在互連路徑的相應集合上路由的一個或者更多個輸入信號的集合(例如，輸入信號INl可以包括傳送到相應路徑上的多路復用器152-1和152-3的一個、兩個或者多個輸入信號)。
[0094]多路復用器152-3可以接收用于集成電路34的輸入信號的每個并且將一個或者更多個所選輸入信號路由到監測電路系統82(例如，可以被路由到集成電路34的任何輸入信號還可以被路由到監測電路系統82)。多路復用器152-1、152-2和152-3有時可以被稱為輸入多路復用器，因為輸入多路復用器將輸入信號路由到集成電路芯片34和監測電路系統82。
[0095]多路復用器152-4和152-5每個都可以與相應的集成電路34關聯。多路復用器152-4從集成電路DIEl和監測電路系統82接收輸出信號，而多路復用器152-5從集成電路DIE2和監測電路系統82接收輸出信號。多路復用器152-4和152-5可以被稱為輸出多路復用器，因為多路復用器152-4和152-5將來自集成電路34和監測電路系統82的輸出信號提供給插入件36的其它部分或者外部電路系統。
[0096]插入件36的輸入和輸出多路復用器可以被配置以利用監測電路系統82代替集成電路芯片34中的所選擇的一個(例如在圖14的步驟144期間)。例如，通過配置監測電路系統82以執行集成電路DIEl的功能，配置多路復用器152-3以將輸入信號INl路由到監測電路系統82以及配置多路復用器152-5以選擇監測電路系統82的輸出信號作為輸出信號OUTl，可以利用監測電路系統82代替性能測試已經失敗的集成電路DIEl。類似地，通過配置監測電路系統82和多路復用器152-3和152-4(例如，將配置數據加載到可編程元件20中)，可以利用監測電路系統82代替集成電路DIE2。
[0097]集成電路芯片(諸如芯片34)經常會有因制造公差引起的性能和功耗的變化。為了實現期望的性能水平，每個集成電路芯片可以消耗相應量的功率，其潛在地與其它集成電路芯片不同。監測電路系統，諸如與集成電路芯片分開的監測電路82系統(圖7)或監測電路系統72(圖6)可以執行主動功率管理以幫助優化集成電路芯片的功耗。圖16是可以由監測電路系統執行以用于集成電路芯片的功率管理的示例性步驟的流程圖160。
[0098]在步驟162操作期間，監測電路系統可以選擇電路系統(諸如集成電路芯片)以進行測試。在隨后的步驟164期間，監測電路系統可以監測所選電路系統的性能和溫度。例如，可以執行流程圖100 (圖8)的步驟104和106或流程圖130 (圖14)的步驟134-140以測試所選電路系統的性能。如果期望，可以基于統計信息(諸如，由監測電路系統或所選電路系統維持的循環冗余校驗(CRC)錯誤數或位錯誤率)以識別性能。可以根據位于所選電路系統附近(例如，相鄰)或者所選電路系統內的溫度傳感器識別所選電路系統的溫度。
[0099]在步驟166期間，監測電路系統可以基于測量到的性能和溫度結果調節所選電路系統的功耗，并確保滿意的性能水平(例如，確保滿足定時約束和/或確保所選電路系統通過性能測試)。可以使用任何期望技術調節功耗。作為一個示例，在步驟168期間可以調節供應到所選電路系統的電力(例如，監測電路系統可以提供控制信號到可調電源電路系統，其命令電源電路系統提供增大或者減小的電壓或者電流到所選電路系統)。通過降低電源電壓、電流或者這兩者可以降低功耗。類似地，通過提高電源電壓和/或電流可以增大功耗。作為另一個示例，在步驟170期間可以調節所選電路系統的工作頻率(例如，監測電路系統可以提供控制信號到可調時鐘發生電路系統，其命令可調時鐘發生電路系統增大由時鐘發生電路系統向所選電路系統提供的時鐘信號的頻率以增加性能或者減小時鐘信號的頻率以降低性能)。作為另一個示例，在步驟172期間，監測電路系統可以直接調節所選電路系統的設置。可以調節的設置包括服務質量(QoS)設置，其在諸如當所選集成電路是用于數據通信的數據處理電路時的情形下確定數據傳輸設置。服務質量設置可以定義所要求的傳輸比特速率、傳輸延遲、比特錯誤率、或者用于所選電路系統的其它數據傳輸要求。
[0100]附加實施方式
[0101]附加實施方式1、一種電路系統，包括:插入件；所述插入件上的第一電路，其由第一可靠性度量值表征；以及所述插入件上的第二電路，其由不同于所述第一可靠性度量值的第二可靠性度量值表征。
[0102]附加實施方式2、根據附加實施方式I所述的電路系統，其中，所述第一可靠性度量值包括第一時間上的故障值并且其中所述第二可靠性度量值包括第二時間上的故障值。
[0103]附加實施方式3、根據附加實施方式2所述的電路系統，其中，所述第二電路的所述第二時間上的故障值小于所述第一電路的所述第一時間上的故障值。
[0104]附加實施方式4、根據附加實施方式3所述的電路系統，其中，所述第二電路包括抗輻射電路。
[0105]附加實施方式5、根據附加實施方式4所述的電路系統，其中，所述抗輻射電路包括監測電路系統，該監測電路系統通過所述插入件電耦合到所述第一電路。
[0106]附加實施方式6、根據附加實施方式5所述的電路系統，其中，所述第一電路包括安裝到所述插入件的第一集成電路芯片，并且其中所述抗輻射電路包括安裝到所述插入件的第二集成電路芯片。
[0107]附加實施方式7、根據附加實施方式6所述的電路系統，其中，所述第二集成電路芯片包括可編程集成電路芯片。
[0108]附加實施方式8、根據附加實施方式7所述的電路系統，其中，所述插入件包括:插入件基底；所述插入件基底上的導電路徑，其傳送用于所述第一集成電路芯片和所述監測電路系統的信號；以及所述插入件基底上的跡線緩沖區電路系統，其耦合到所述導電路徑，其中所述跡線緩沖區電路存儲所傳送的信號。
[0109]附加實施方式9、根據附加實施方式5所述的電路系統，其中，所述插入件包括有源插入件，并且其中所述抗輻射電路形成所述有源插入件的部分。
[0110]附加實施方式10、一種封裝組件，包括:插入件；安裝在所述插入件上的第一集成電路和第二集成電路，其中所述第二集成電路包括監測電路系統，其監測所述第一集成電路的性能。
[0111]附加實施方式11、根據附加實施方式10所述的封裝組件，所述封裝組件還包括:至少一個非抗輻射集成電路，該至少一個非抗輻射集成電路包括所述第一集成電路，并且其中所述第二集成電路包括抗輻射集成電路。
[0112]附加實施方式12、根據附加實施方式11所述的封裝組件，其中，抗輻射集成電路包括所述監測電路系統并且其中所述至少一個非抗輻射集成電路包括通過所述插入件上的導電路徑耦合到所述監測電路系統的多個非抗輻射集成電路芯片。
[0113]附加實施方式13、根據附加實施方式10所述的封裝組件，其中，所述電路系統包括使用網絡協議接收和發送網絡數據包的網絡切換電路，其中，所述非抗輻射集成電路包括數據處理電路，以及其中所述抗輻射集成電路包括控制所述數據處理電路的控制電路系統。
[0114]附加實施方式14、根據附加實施方式10所述的封裝組件，其中所述插入件包括:輸入多路復用電路，其接收用于所述非抗輻射集成電路和所述抗輻射集成電路的輸入信號并且將所選輸入信號路由到所述非抗輻射集成電路和所述抗輻射集成電路；以及輸出多路復用電路，其從所述非抗輻射集成電路和所述抗輻射集成電路接收輸出信號。
[0115]附加實施方式15、根據附加實施方式10所述的封裝組件，其中所述第二集成電路包括軟錯誤翻轉(SEU)抗性集成電路。
[0116]附加實施方式16、一種用于操作包括安裝到插入件的集成電路的封裝組件的方法，該方法包括以下步驟:利用耦合到所述集成電路的抗輻射監測電路系統，監測所述集成電路的性能。
[0117]附加實施方式17、根據附加實施方式16所述的方法，其中，所述集成電路包括可編程集成電路并且其中監測所述集成電路的性能包括:利用所述抗輻射監測電路系統，使用測試配置來配置所述可編程集成電路；以及在使用所述測試配置來配置所述可編程集成電路之后，利用所述抗輻射監測電路系統來測試所述可編程集成電路的性能。
[0118]附加實施方式18、根據附加實施方式17所述的方法，其中，利用所述測試配置來配置所述可編程集成電路包括將所述可編程集成電路的至少一部分配置為環形振蕩器。
[0119]附加實施方式19、根據附加實施方式17所述的方法，其中，使用所述測試配置來配置所述可編程集成電路包括使用啟動和捕捉測試配置來配置所述可編程集成電路。
[0120]附加實施方式20、根據附加實施方式17所述的方法，其中，所述可編程集成電路包括可編程邏輯區域，其中所述可編程集成電路具有利用所述可編程邏輯區域的第一部分的配置，所述方法還包括以下步驟:響應于確定所述可編程集成電路測試失敗，使用利用與所述可編程邏輯區域的第一部分不同的所述可編程邏輯區域的第二部分的另選配置來配置所述可編程集成電路。
[0121]附加實施方式21、根據附加實施方式16所述的方法，其中所述集成電路包括具有配置的可編程集成電路并且其中監測所述集成電路的性能包括:使用所述可編程集成電路的所述配置來配置所述監測電路系統的至少一部分；利用所述插入件上的第一跡線緩沖區，存儲來自所述可編程集成電路的輸出信號；利用所述插入件上的第二跡線緩沖區，存儲來自所述監測電路系統的配置部分的輸出信號；以及利用所述監測電路系統，比較所述第一跡線緩沖區和所述第二跡線緩沖區所存儲的輸出信號。
[0122]附加實施方式22、根據附加實施方式21所述的方法，其中，監測所述集成電路的性能還包括:利用所述監測電路系統，控制所述插入件以使用所述監測電路系統的配置部分代替所述可編程集成電路。
[0123]附加實施方式23、根據附加實施方式16所述的方法，所述方法還包括:利用所述監測電路系統，監測所述集成電路的溫度；以及基于監測到的溫度和監測到的性能調節所述集成電路的功耗。
[0124]以上僅僅是本發明的原理的示例，并且不背離本發明的范圍和精神下本領域技術人員能夠進行各種修改。上述實施方式可以單獨實施或者任意組合實施。
【權利要求】
1.一種電路系統,包括: 插入件； 所述插入件上的第一電路，其由第一可靠性度量值表征；和 所述插入件上的第二電路，其由不同于所述第一可靠性度量值的第二可靠性度量值表征。
2.根據權利要求1所述的電路系統，其中，所述第一可靠性度量值包括第一時間上的故障值并且其中所述第二可靠性度量值包括第二時間上的故障值。
3.根據權利要求2所述的電路系統，其中，所述第二電路的所述第二時間上的故障值小于所述第一電路的所述第一時間上的故障值。
4.根據權利要求3所述的電路系統，其中，所述第二電路包括抗輻射電路，以及其中所述抗輻射電路包括監測電路系統，其通過所述插入件電耦合到所述第一電路。
5.根據權利要求4所述的電路系統，其中，所述第一電路包括安裝到所述插入件的第一集成電路芯片，并且其中所述抗輻射電路包括安裝到所述插入件的第二集成電路芯片。
6.根據權利要求5所述的電路系統，其中，所述插入件包括: 插入件基底； 所述插入件基底上的導電路徑，其傳送用于所述第一集成電路芯片和所述監測電路系統的信號；和 所述插入件基底上的跡線緩沖區電路系統，其耦合到所述導電路徑，其中所述跡線緩沖區電路系統存儲所傳送的信號。
7.根據權利要求4所述的電路系統，其中，所述插入件包括有源插入件并且其中所述抗輻射電路形成所述有源插入件的部分。
8.一種封裝組件，包括: 插入件； 安裝在所述插入件上的第一集成電路和第二集成電路，其中所述第二集成電路包括監測電路系統，其監測所述第一集成電路的性能。
9.根據權利要求8所述的封裝組件，進一步包括至少一個非抗輻射集成電路，所述至少一個非抗輻射集成電路包括所述第一集成電路，并且其中所述第二集成電路包括抗輻射集成電路。
10.根據權利要求9所述的封裝組件，其中，抗輻射集成電路包括所述監測電路系統并且其中所述至少一個非抗輻射集成電路包括通過所述插入件上的導電路徑耦合到所述監測電路系統的多個非抗輻射集成電路芯片。
11.根據權利要求8所述的電路系統，其中所述電路系統包括使用網絡協議接收和發送網絡數據包的網絡切換電路，其中所述非抗輻射集成電路包括數據處理電路，以及其中所述抗輻射集成電路包括控制所述數據處理電路的控制電路系統。
12.根據權利要求8所述的電路系統，其中所述插入件包括:輸入多路復用電路系統，其接收用于所述非抗輻射集成電路和所述抗輻射集成電路的輸入信號并將所選擇的輸入信號路由到所述非抗輻射集成電路和所述抗輻射集成電路；和輸出多路復用電路系統，其從所述非抗輻射集成電路和所述抗輻射集成電路接收輸出信號。
13.一種用于操作包括安裝到插入件的集成電路的封裝組件的方法，該方法包括以下步驟: 利用耦合到所述集成電路的抗輻射監測電路系統，監測所述集成電路的性能。
14.根據權利要求13所述的方法，其中所述集成電路包括可編程集成電路并且其中監測所述集成電路的性能包括: 利用所述抗輻射監測電路系統，使用測試配置來配置所述可編程集成電路；以及在使用所述測試配置來配置所述可編程集成電路之后，利用所述抗輻射監測電路系統測試所述可編程集成電路的性能。
15.根據權利要求14所述的方法，其中，使用所述測試配置來配置所述可編程集成電路包括將所述可編程集成電路的至少一部分配置為環形振蕩器。
16.根據權利要求14所述的方法，其中，使用所述測試配置來配置所述可編程集成電路包括利用啟動和捕捉測試配置來配置所述可編程集成電路。
17.根據權利要求14所述的方法，其中，所述可編程集成電路包括可編程邏輯區域，其中所述可編程集成電路具有利用所述可編程邏輯區域的第一部分的配置，所述方法還包括以下步驟: 響應于確定所述可編程集成電路測試失敗，使用利用與所述可編程邏輯區域的第一部分不同的所述第二可編程邏輯區域的第二部分的另選配置來配置所述可編程集成電路。
18.根據權利要求13所述的方法，其中所述集成電路包括具有配置的可編程集成電路，并且其中監測所述集成電路的性能包括: 使用所述可編程集成電路的所述配置來配置所述監測電路系統的至少一部分； 利用所述插入件上的第一跡線緩沖區，存儲來自所述可編程集成電路的輸出信號； 利用所述插入件上的第二跡線緩沖區，存儲來自所述監測電路系統的配置部分的輸出信號；以及 利用所述監測電路系統，比較所述第一跡線緩沖區和所述第二跡線緩沖區所存儲的輸出信號。
19.根據權利要求18所述的方法，其中，監測所述集成電路的性能還包括: 利用所述監測電路系統，控制所述插入件以使用所述監測電路系統的所述配置部分替換所述可編程集成電路。
20.根據權利要求13所述的方法，所述方法還包括 利用所述監測電路系統，監測所述集成電路的溫度；以及 基于監測到的溫度和監測到的性能調節所述集成電路的功耗。
【文檔編號】G06F11/26GK104346250SQ201410363788
【公開日】2015年2月11日 申請日期:2014年7月28日 優先權日:2013年7月26日
【發明者】M·D·赫頓 申請人:阿爾特拉公司