本發明涉及一種通信芯片，具體是一種基于MCU的低功耗串行通信芯片。

背景技術：

隨著現代數字通信技術的飛速發展，速率在 5Gbit/s 以上的互聯技術正得到越來 越廣泛的應用，如通信系統高速背板、通信系統背板間互聯、局域網、通信設備間甚短距離 光互聯（VSR）、SATA 高速傳輸標準、Express PCI2.0 以及 USB3.0 協議等。這些互聯方式往 往需要高速、低功耗、廉價的集成電路支持，以達到較高的性能價格比。

技術實現要素：

本發明的目的在于提供一種基于MCU的低功耗串行通信芯片，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：

一種基于MCU的低功耗串行通信芯片，包括MCU內核MCU_CORE、串行通信單元SCC、IO控制單元IO_CTRL、功耗管理單元PMC、時鐘單元CLOCK_GEN、程序存儲器PMEM、程序存儲接口控制單元PMEM_INTF、數據存儲器DMEM和數據存儲接口控制單元DMEM_INTF，時鐘單元CLOCK_GEN負責產生MCU內核工作時鐘clk_mcu，以及產生串行通信單元所需的工作時鐘clk_scc，時鐘單元產生的MCU內核工作時鐘clk_mcu受控于功耗管理單元PMC輸出的MCU內核工作時鐘控制信號cfg_ck，功耗管理單元PMC負責芯片的功耗模式管理切換，MCU內核需要進入低功耗的休眠狀態的時候，MCU內核輸出休眠請求sleep_req為高電平有效狀態，當功耗管理單元檢測到休眠請求sleep_req信號為高電平狀態時，將MCU內核工作時鐘控制信號cfg_ck置于低電平狀態，輸送至時鐘單元，時鐘單元將關閉MCU內核工作時鐘clk_mcu，串行通信單元SCC只在MCU內核處于休眠狀態時才工作，當串行通信單元完成一次接收或者發送任務時，將通過功耗管理單元PMC喚醒MCU內核MCU_CORE，功耗管理單元PMC將控制時鐘單元CLOCK_GEN重新開啟MCU內核工作時鐘clk_mcu，IO控制單元IO_CTRL負責控制芯片的IO功能復用。

作為本發明再進一步的方案：程序存儲接口控制單元PMEM_INTF在芯片中的作用是產生MCU內核運行時讀取程序存儲器所需的時序，將指令碼從程序存儲器的用戶指令碼存儲區中讀出，輸送至MCU內核。

與現有技術相比，本發明的有益效果是：本發明具有低成本的優點，串行通信單元與MCU內核共享程序存儲器以及數據存儲器，而不需要額外的存儲模塊，能夠有效地降低芯片的生產制造成本，本發明具有低功耗的優點。在通信的過程中，通信的上層協議部分通過MCU內核來實現，而物理層的接收與發送即通過芯片內的串行通信單元實現，串行通信單元在接收與發送的過程中，MCU內核處理低功耗的休眠狀態，串行通信單元在工作中亦通過低功耗模式完成讀取程序存儲器，以及寫入數據存儲器等過程，芯片在完成串行通信過程中能夠以較低的功耗來實現通信。

附圖說明

圖1為基于MCU的低功耗串行通信芯片的結構示意圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述。

請參閱圖1，本發明實施例中，包括MCU內核MCU_CORE、串行通信單元SCC、IO控制單元IO_CTRL、功耗管理單元PMC、時鐘單元CLOCK_GEN、程序存儲器PMEM、程序存儲接口控制單元PMEM_INTF、數據存儲器DMEM、數據存儲接口控制單元DMEM_INTF等組成部分。

其中，時鐘單元CLOCK_GEN負責產生MCU內核工作時鐘clk_mcu，以及產生串行通信單元所需的工作時鐘clk_scc。時鐘單元產生的MCU內核工作時鐘clk_mcu受控于功耗管理單元PMC輸出的MCU內核工作時鐘控制信號cfg_ck。功耗管理單元PMC負責芯片的功耗模式管理切換。MCU內核需要進入低功耗的休眠狀態的時候，MCU內核輸出休眠請求sleep_req為高電平有效狀態。當功耗管理單元檢測到休眠請求sleep_req信號為高電平狀態時，將MCU內核工作時鐘控制信號cfg_ck置于低電平狀態，輸送至時鐘單元，時鐘單元將關閉MCU內核工作時鐘clk_mcu。串行通信單元SCC只在MCU內核處于休眠狀態時才工作，當串行通信單元完成一次接收或者發送任務時，將通過功耗管理單元PMC喚醒MCU內核MCU_CORE，功耗管理單元PMC將控制時鐘單元CLOCK_GEN重新開啟MCU內核工作時鐘clk_mcu。IO控制單元IO_CTRL負責控制芯片的IO功能復用。

在本發明中，程序存儲器PMEM有2個用途。通常在MCU芯片中，程序存儲器只用來存儲用戶的MCU程序指令碼。在本發明中，程序存儲器的一部分區域用于存儲用戶的MCU程序指令碼，另一部分區域用來存儲串行通信協議數據表。程序存儲接口控制單元PMEM_INTF在芯片中的作用是產生MCU內核運行時讀取程序存儲器所需的時序，將指令碼從程序存儲器的用戶指令碼存儲區中讀出，輸送至MCU內核。在串行通信單元SCC需要發送串行通信數據時，也需要通過程序存儲接口控制單元產生相應的讀取時序，從程序存儲器的通信協議數據表存儲區讀出相應的數據，然后將數據通過發送模塊TX發送出去。數據存儲器DMEM亦有2個用途。通常在MCU芯片中，數據存儲器只作為MCU內核運行時的數據存儲區。在本發明中，數據存儲器的一部分用于MCU內核運行時的數據存儲區，另一部分即用來存儲串行通信單元SCC內部的接收模塊RX在通信過程中接收到的數據。數據存儲接口控制單元DMEM_INTF在芯片中的作用是產生MCU內核運行時讀或者寫數據存儲器所需的時序。當串行通信單元SCC內部的接收模塊RX在通信過程中接收到數據時，數據存儲接口控制單元DMEM_INTF也產生寫數據存儲器所需的時序，將接收模塊RX接收到的數據存儲到數據存儲器中。

芯片的工作原理如圖 1所示。在芯片上電復位釋放之后，時鐘單元CLOCK_GEN產生MCU內核所需的工作時鐘clk_mcu，MCU內核開始工作，通過程序存儲接口控制單元PMEM_INTF從程序存儲器PMEM中讀取MCU程序指令碼，然后MCU內核根據指令碼執行相應的操作。當MCU內核MCU_CORE完成階段性工作后，將接收啟動控制信號rx_start置為高電平有效狀態，串行通信單元SCC檢測到rx_start信號為高電平狀態后，接收模塊RX進入準備狀態。同時MCU內核MCU_CORE輸出MCU內核休眠請求信號sleep_req至功耗管理單元PMC，功耗管理單元PMC在檢測到MCU內核休眠請求信號sleep_req為高電平狀態時，將MCU內核工作時鐘控制信號cfg_ck置于低電平狀態，輸送至時鐘單元，時鐘單元將關閉MCU內核工作時鐘clk_mcu。MCU內核處于休眠狀態后，串行通信單元SCC啟動其內部接收模塊RX。IO控制單元IO_CTRL將從芯片外部接收到的串行通信數據sdi輸入到接收模塊RX中。接收模塊RX將通過對串行通信數據sdi進行解碼，得到解碼后的比特流。接收模塊RX每接收到1個完整的字節時，即會通過數據存儲接口控制單元DMEM_INTF，將接收到的數據以字節為單位存儲到數據存儲器DMEM中。當接收模塊RX從串行通信數據sdi解碼得到通信結束位時，接收模塊停止工作，并且將接收結束標志信號rx_fns置為高電平有效狀態。功耗管理單元PMC檢測到接收結束標志信號rx_fns為高電平有效狀態時，將控制時鐘單元CLOCK_GEN重新開啟MCU內核工作時鐘clk_mcu，喚醒MCU內核MCU_CORE。在此階段中，MCU內核通過程序存儲接口控制單元PMEM_INTF從程序存儲器PMEM中讀取MCU程序指令碼，并且通過數據存儲接口控制單元DMEM_INTF，將接收到的數據以字節為單位讀出。MCU內核在此階段的工作主要是從數據存儲器DMEM中讀回接收模塊RX接收到的數據，并且通過對數據進行運算處理，根據處理的結果，決定是否需要啟動發送模塊TX并進行回復。如前所述，通信回復數據被預先按秩序保存于程序存儲器(PMEM)中的通信協議數據表存儲區。當MCU內核判定需要回復通信數據時，將發送基地址信號tx_addr置為相應的值，并輸送至串行通信單元SCC，并且將發送啟動控制信號tx_start置為高電平有效狀態。串行通信單元SCC檢測到tx_start信號為高電平狀態后，發送模塊TX進入準備狀態。同時，MCU內核MCU_CORE輸出MCU內核休眠請求信號sleep_req至功耗管理單元PMC，功耗管理單元PMC在檢測到MCU內核休眠請求信號sleep_req為高電平狀態時，將MCU內核工作時鐘控制信號cfg_ck置于低電平狀態，輸送至時鐘單元，時鐘單元將關閉MCU內核工作時鐘clk_mcu。MCU內核處于休眠狀態后，串行通信單元SCC啟動其內部發送模塊TX。發送模塊TX根據發送基地址信號tx_addr的值，通過程序存儲接口控制單元PMEM_INTF從程序存儲器PMEM的通信協議數據表存儲區中讀取需要回復的數據，然后將數據以比特為單位，通過串行通信輸出數據sdo輸出至IO控制單元IO_CTRL，IO控制單元IO_CTRL將數據傳輸至芯片外部，完成串行通過的發送過程。當發送過程完成后，發送模塊TX將發送結束標志信號tx_fns置為高電平有效狀態。功耗管理單元PMC檢測到發送結束標志信號tx_fns為高電平有效狀態時，將控制時鐘單元CLOCK_GEN重新開啟MCU內核工作時鐘clk_mcu，喚醒MCU內核MCU_CORE。至此，芯片完成一次串行通信的接收與發送過程。

對于本領域技術人員而言，顯然本發明不限于上述示范性實施例的細節，而且在不背離本發明的精神或基本特征的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發明的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有變化囊括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。

此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。