本發明涉及集成電路，特別是涉及一種芯片的輸入/輸出模塊的布局方法和一種芯片的輸入/輸出模塊的布局裝置。

背景技術：

1、在芯片設計和半導體行業中，輸入/輸出模塊是芯片與外界進行通信不可或缺的重要組件。它們負責數據的傳輸、接收以及控制信號的交換，其性能直接影響到整個系統的效率和可靠性。輸入/輸出模塊的面積優化對于降低制造成本、提高集成度及產品競爭力具有舉足輕重的影響。然而，在傳統的輸入/輸出模塊布局設計中為避免閂鎖效應，往往將兩部分的距離拉得很遠，導致空間利用率不高，增加了不必要的成本。

技術實現思路

1、鑒于上述問題，提出了本發明實施例以便提供一種克服上述問題或者至少部分地解決上述問題的一種芯片的輸入/輸出模塊的布局方法、裝置、設備和介質。

2、根據本發明實施例的第一方面，提供一種芯片的輸入/輸出模塊的布局方法，所述方法包括：

3、獲取輸入/輸出模塊的初始總面積和電路原理圖；

4、根據所述初始總面積將所述輸入/輸出模塊劃分為多個子區域，確定每個子區域對應的初始子面積；

5、根據所述電路原理圖分別對每個子區域的初始子面積進行迭代優化，確定每個子區域對應的目標子面積；

6、根據每個子區域對應的目標子面積，確定對應的子區域布局；

7、將優化后的多個子區域合并，得到所述輸入/輸出模塊的目標布局。

8、可選的，所述根據所述電路原理圖分別對每個子區域的初始子面積進行迭代優化，包括：

9、按照模擬退火算法，確定當前溫度值和降溫步長；

10、根據所述降溫步長降低所述當前溫度值；

11、在所述當前溫度值降低后，根據所述電路原理圖調整各個子區域中的器件布局；

12、計算每次調整后的子區域中的器件布局面積，使得每次調整后的子區域中的器件布局面積小于上一次的面積；所述子區域中的器件布局調整次數等于當前溫度值降低的次數；

13、在滿足預設條件時，停止迭代優化。

14、可選的，所述在滿足預設條件時，停止迭代優化，包括：

15、按照所述模擬退火算法，確定降溫系數和終止溫度值；

16、確定調整前的子區域面積與調整后的子區域面積的面積差值；

17、當所述面積差值小于預設閾值時停止迭代優化，或者

18、當所述面積差值大于或者等于預設閾值時，計算當前的新溫度值與所述降溫系數的乘積，當所述乘積小于等于終止溫度值時停止迭代優化。

19、可選的，所述根據所述電路原理圖調整各個子區域中的器件布局，包括：

20、獲取設計規則；

21、根據所述電路原理圖和所述設計規則調整各個子區域中的器件的輸入/輸出引腳布局。

22、可選的，所述設計規則，包括：兩個子區域之間的器件距離大于發生閂鎖效應的最小安全距離。

23、可選的，所述將優化后的多個子區域合并確定所述輸入/輸出模塊的目標布局，包括：

24、將優化后的多個子區域周圍分別設置保護器件；

25、根據所述保護器件隔離各個子區域；

26、合并圍有所述保護器件的子區域確定所述輸入/輸出模塊的目標布局，并使得所述目標布局遵守所述設計規則。

27、可選的，所述多個子區域包括：n溝道金屬氧化物半導體場效應晶體管區域、p溝道金屬氧化物半導體場效應晶體管區域、電阻器區域、p型靜電放電保護器件區域和n型靜電放電保護器件區域。

28、根據本發明實施例的第二方面，提供一種芯片的輸入/輸出模塊的布局裝置，所述裝置包括：

29、第一獲取模塊，用于獲取輸入/輸出模塊的初始總面積和電路原理圖；

30、第一確定模塊，用于根據所述初始總面積將所述輸入/輸出模塊劃分為多個子區域，確定每個子區域對應的初始子面積；

31、第二確定模塊，用于根據所述電路原理圖分別對每個子區域的初始子面積進行迭代優化，確定每個子區域對應的目標子面積；

32、第三確定模塊，用于根據每個子區域對應的目標子面積，確定對應的子區域布局；

33、第一合并模塊，用于將優化后的多個子區域合并，得到所述輸入/輸出模塊的目標布局。

34、可選的，所述第二確定模塊，包括：

35、第一確定子模塊，用于按照模擬退火算法，確定當前溫度值和降溫步長；

36、第一降溫子模塊，用于根據所述降溫步長降低所述當前溫度值；

37、第一調整子模塊，用于在所述當前溫度值降低后，根據所述電路原理圖調整各個子區域中的器件布局；

38、第一計算子模塊，用于計算每次調整后的子區域中的器件布局面積，使得每次調整后的子區域中的器件布局面積小于上一次的面積；所述子區域中的器件布局調整次數等于當前溫度值降低的次數；

39、第一停止子模塊，用于在滿足預設條件時，停止迭代優化。

40、可選的，所述第一停止子模塊，包括：

41、第一確定單元，用于按照所述模擬退火算法，確定降溫系數和終止溫度值；

42、第二確定單元，用于確定調整前的子區域面積與調整后的子區域面積的面積差值；

43、第一停止單元，用于當所述面積差值小于預設閾值時停止迭代優化，或者

44、當所述面積差值大于或者等于預設閾值時，計算當前的新溫度值與所述降溫系數的乘積，當所述乘積小于等于終止溫度值時停止迭代優化。

45、可選的，所述第一調整子模塊，包括：

46、第一獲取單元，用于獲取設計規則；

47、第一調整單元，用于根據所述電路原理圖和所述設計規則調整各個子區域中的器件的輸入/輸出引腳布局。

48、可選的，所述設計規則，包括：兩個子區域之間的器件距離大于發生閂鎖效應的最小安全距離。

49、可選的，所述第一合并模塊，包括：

50、第一設置子模塊，用于將優化后的多個子區域周圍分別設置保護器件；

51、第一隔離子模塊，用于根據所述保護器件隔離各個子區域；

52、第一合并子模塊，用于合并圍有所述保護器件的子區域，得到所述輸入/輸出模塊的目標布局，并使得所述目標布局遵守所述設計規則。

53、可選的，所述多個子區域包括：n溝道金屬氧化物半導體場效應晶體管區域、p溝道金屬氧化物半導體場效應晶體管區域、電阻器區域、p型靜電放電保護器件區域和n型靜電放電保護器件區域。

54、根據本發明的第三方面，提供一種電子設備，所述電子設備包括：處理器、存儲器及存儲在所述存儲器上并能夠在所述處理器上運行的計算機程序，所述計算機程序被所述處理器執行時實現如上任一項所述的芯片的輸入/輸出模塊的布局方法的步驟。

55、根據本發明的第四方面，提供一種計算機可讀存儲介質，所述計算機可讀存儲介質上存儲計算機程序，所述計算機程序被處理器執行時實現如上任一項所述的芯片的輸入/輸出模塊的布局方法的步驟。

56、本發明的實施例提供的技術方案可以包括以下有益效果：

57、本發明實施例提供了一種芯片的輸入/輸出模塊的布局方法，通過獲取輸入/輸出模塊的初始總面積和電路原理圖；根據初始總面積將輸入/輸出模塊劃分為多個子區域，確定每個子區域對應的初始子面積；根據電路原理圖分別對每個子區域的初始子面積進行迭代優化，確定每個子區域對應的目標子面積；根據每個子區域對應的目標子面積，確定對應的子區域布局；將優化后的多個子區域合并，得到輸入/輸出模塊的目標布局。本發明實施例通過將輸入/輸出模塊劃分為多個子區域，通過優化多個子區域的面積來優化輸入/輸出模塊的布局，以減少不必要的空間占用面積，同時也降低了芯片的制造成本，提高了市場競爭力。