本技術屬于量子計算，特別是一種量子線路布局方法及相關裝置。

背景技術：

1、量子線路布局旨在將邏輯量子線路映射到實際的物理量子處理器上，同時確保所有雙比特門(如cnot門)僅在物理上連接的比特上執行。由于nisq(noisy?intermediate-scale?quantum)處理器的物理限制，邏輯比特之間需要頻繁插入swap門來滿足硬件的連通性。例如，一個邏輯線路中的cnot門在物理比特上無法直接執行時，通常需要使用3個cnot門組成一個swap門交換比特位置，再執行原cnot操作。這種額外插入會顯著增加線路的深度和門數量，這不僅增加了錯誤概率，還導致更長的執行時間，進而降低線路的保真度和計算的魯棒性。因此，減少swap門的數量成為量子線路布局的關鍵。

2、現有的量子線路布局方法是先確定初始映射關系，這個初始映射關系是后續迭代優化的起點。基于初始映射關系，使用路由傳遞函數(routing_pass)對量子線路進行全路由操作，將量子邏輯門按照物理比特的連接關系進行排列，得到一個臨時的布局，在這個過程中，會插入一些swap門。將上一步得到的臨時的布局作為初始布局，對反向的量子線路進行路由操作，即從量子線路的末尾開始，按照相反的順序對量子邏輯門進行布局和路由，同樣會插入必要的swap門。比較正向路由和反向路由得到的結果，根據一定的評估標準來選擇更優的布局作為新的當前布局。如果新的布局比之前的布局更優，則更新當前布局為新的布局；否則，保持當前布局不變。利用這種布局方式，在迭代過程中需多次進行全路由操作和評估不同布局方案，計算成本會隨著量子比特數量和量子邏輯門數量增多呈指數級上升，其陷入局部最優的風險也會增加，而且計算資源消耗會急劇上升，導致其在大規模問題上的性能下降明顯，可擴展性較差。

技術實現思路

1、本技術的目的是提供一種量子線路布局方法及相關裝置，旨在減少計算資源的消耗。

2、本技術的一個實施例提供了一種量子線路布局方法，所述方法包括：

3、獲得邏輯線路中的邏輯比特與量子硬件中的物理比特之間的初始映射關系；

4、基于所述初始映射關系和所述邏輯線路，生成目標約束關系，其中，所述目標約束關系包括第一約束關系和第二約束關系，所述第一約束關系為保證雙比特門在量子硬件中，按照在所述邏輯線路中時間步可執行的約束；所述第二約束關系為每一時間步最多插入一個swap門的約束；

5、利用所述目標約束關系，確定每一目標時間步中swap門的插入位置，其中，所述目標時間步為基于所述初始映射關系確定的需插入swap門的時間步；

6、基于所述邏輯線路和所確定的插入位置，獲得布局后的量子線路。

7、可選的，一個目標時間步對應一個目標約束關系；

8、第一個目標時間步的目標約束關系是基于所述初始映射關系和所述邏輯線路生成的；

9、其余目標時間步的目標約束關系是基于上一個目標時間步更新后的映射關系和所述邏輯線路生成的。

10、可選的，所述第一約束關系包括連接約束、映射更新約束和雙比特門執行時序約束，其中，

11、所述連接約束是確保雙比特門在物理比特上可執行的約束；

12、所述映射約束是保證插入swap門后更新當前映射關系；

13、所述雙比特門執行時序約束是確保雙比特門按照邏輯線路中的時間步執行的約束。

14、可選的，所述連接約束是利用所述邏輯線路、所述初始映射關系和量子硬件的物理比特的拓撲結構生成的；

15、所述雙比特門執行時序約束是基于所述邏輯線路的有向無環圖中節點之間的關系確定的，其中，所述有向無環圖的節點表征雙比特門，邊表征邏輯比特。

16、可選的，所述雙比特門執行時序約束是利用有向無環圖中，相連的三個時間步中的雙比特門之間的連接關系確定的。

17、可選的，所述方法還包括：

18、確定所述邏輯線路中是否存在可對易的雙比特門對；

19、如果存在，將所述邏輯線路中目標雙比特門的位置對易，其中，所述目標雙比特門對為時間步在后的雙比特門可作用于相連的物理比特上的雙比特門對；

20、所述基于所述初始映射關系和所述邏輯線路，生成目標約束關系，包括：

21、基于所述初始映射關系和對易后的邏輯線路，生成目標約束關系。

22、可選的，所述目標約束關系還包括針對插入cnot門的第三約束關系；所述第三約束關系為使第一拓撲距離與第二拓撲距離之間的差值最小化，其中，所述第一拓撲距離為指定時間步中雙比特門在當前映射關系下的拓撲距離，所述第二拓撲距離為指定時間步中雙比特門，在作用swap門和并行cnot門的新映射關系下的拓撲距離，所述指定時間步為當前目標時間步后面近鄰時間步；

23、利用所述目標約束關系，確定swap門的插入位置，包括：

24、利用所述目標約束關系，確定swap門的插入位置和cnot門的插入位置，其中，在一個目標時間步內，任意一個物理比特上作用的cnot門數量不超過3，且插入的cnot門與插入的swap門并行。

25、可選的，當所述量子硬件中還存在未包含在初始映射關系中的物理比特時，所述目標約束關系還包括第四約束關系，所述第四約束關系是借助輔助比特減少因插入swap門導致的邏輯比特交換次數時，swap門作用的比特至少一個為初始映射關系中的物理比特，所述輔助比特為量子硬件中未包含在初始映射關系中的物理比特。

26、可選的，所述利用所述目標約束關系，確定swap門的插入位置，包括：

27、以swap門的插入位置為變量，將所述目標約束關系輸入到sat求解器，獲得可行解；

28、從可行解選擇一個解，作為swap門的插入位置。

29、本技術的又一實施例提供了一種量子線路布局裝置，所述裝置包括：

30、第一獲得模塊，用于獲得邏輯線路中的邏輯比特與量子硬件中的物理比特之間的初始映射關系；

31、生成模塊，用于基于所述初始映射關系和所述邏輯線路，生成目標約束關系，其中，所述目標約束關系包括第一約束關系和第二約束關系，所述第一約束關系為保證雙比特門在量子硬件中，按照在所述邏輯線路中時間步可執行的約束；所述第二約束關系為每一時間步最多插入一個swap門的約束；

32、確定模塊，用于利用所述目標約束關系，確定每一目標時間步中swap門的插入位置，其中，所述目標時間步為基于所述初始映射關系確定的需插入swap門的時間步；

33、第二獲得模塊，用于基于所述邏輯線路和所確定的插入位置，獲得布局后的量子線路。

34、本技術的又一實施例提供了一種計算機設備，包括存儲器和處理器，所述存儲器存儲有計算機程序，所述處理器執行所述計算機程序時實現上述任一實施例中的量子線路布局方法

35、本技術的又一實施例提供了一種計算機可讀存儲介質，其上存儲有計算機程序，該計算機程序被計算機執行時使得，該計算機執行上述任一實施方式中量子線路布局方法。

36、與現有技術相比，本技術提供了一種量子線路布局方法，先獲得初始映射關系，再基于所述初始映射關系和所述邏輯線路，生成目標約束關系，然后利用所述目標約束關系，確定每一目標時間步中swap門的插入位置，最后基于邏輯線路和所確定的插入位置，獲得布局后的量子線路。本技術通過生成目標約束關系來確定swap門的插入位置。這種方式相對更有針對性，它首先明確了第一約束關系(保證雙比特門在量子硬件中按照邏輯線路中時間步可執行)和第二約束關系(每一時間步最多插入一個swap門)。這兩個約束關系限制了操作的范圍，使得在確定swap門插入位置時不需要進行全路由操作，減少了計算資源的消耗。另外，由于計算成本相對較低，且能夠通過目標約束關系有效避免局部最優問題，所以在面對大規模量子比特和量子邏輯門的情況時，具有更好的可擴展性，它可以根據約束關系逐步構建布局后的量子線路，而不會像現有技術因為計算資源消耗急劇上升而性能下降明顯。