專利名稱：存儲器的設(shè)置方法、控制器、以及非易失性存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)非易失性存儲器及其設(shè)置方法(programmingmethod),并且 尤其涉及一種用于電可擦除式可編程只讀存儲器(Electrically Erasable Programmable Read-Only Memory, EEPROM)或快閃存儲器的設(shè)置裝置以及 用于單向設(shè)置比特信號的非易失性存儲器的設(shè)置方法。
背景技術(shù)：
非易失性存儲器廣泛使用于數(shù)據(jù)儲存裝置，尤其是EEPROM和快閃存 儲器。由于內(nèi)嵌與可移除式卡片形式的快閃存儲器具有尺寸小、低功耗、高 速傳輸、穩(wěn)定性高等特性，因此適于移動和手持式的裝置環(huán)境。非易失性存 儲器雖有上述優(yōu)點，但仍有抹除次數(shù)限制、數(shù)據(jù)傳輸過程中存儲空間的浪費、 錯誤數(shù)據(jù)傳送等問題。
因此，目前亟需一種單向設(shè)置比特信號的非易失性存儲器的設(shè)置方法。 本發(fā)明利用糾錯碼(Error Correction Code, ECC)的糾錯編碼功能，以防止 存儲器的比特錯誤、減少使用新數(shù)據(jù)頁來設(shè)置所更改的數(shù)據(jù)、以及節(jié)省存儲 器的儲存空間。

發(fā)明內(nèi)容
本部分摘述了本發(fā)明的某些特征，其他特征將在后續(xù)的段落進(jìn)行敘述。 本發(fā)明由附加的權(quán)利要求書所定義，其合并于此部分以作為參考。
本發(fā)明的主要目的為提供一種非易失性存儲器的設(shè)置方法，用于單向設(shè) 置比特信號，該方法包括下列步驟a)提供第一數(shù)據(jù)，該第一數(shù)據(jù)各自包 括非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)目的第一狀態(tài)連續(xù)比特；b)將第一數(shù)據(jù)內(nèi)的第一數(shù)目的第一狀態(tài)連續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特；以及c)在數(shù)據(jù)頁內(nèi)第一狀態(tài)已解碼成第二狀態(tài)的部分，通過糾錯碼(ECC)將各自具有N個比特的第三數(shù)據(jù)設(shè)置為第二數(shù)據(jù)。第二數(shù)據(jù)各自具有(N+K)個比特，第二數(shù)據(jù)中任兩個不同的數(shù)據(jù)具有M個比特的差異，其中N為正整數(shù)，K和M均為不小于3的整數(shù)，M小于(K+N)，其中若任意一個第三數(shù)據(jù)具有N個"0"的連續(xù)比特，則對應(yīng)的第二數(shù)據(jù)具有至少(N+3)個"1"的連續(xù)比特。
本發(fā)明的另一主要目的為提供一種用于被分割成多個數(shù)據(jù)頁的非易失性存儲器的控制器，該控制器用于單向設(shè)置比特信號，所述控制器包括解碼模塊和設(shè)置模塊。解碼模塊用來解碼非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)據(jù)。當(dāng)?shù)谝粩?shù)據(jù)各自包括第一數(shù)目的第一狀態(tài)連續(xù)比特時，則將第一數(shù)目的第一狀態(tài)連續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特，以指示用來設(shè)置第二數(shù)據(jù)的數(shù)據(jù)頁部分。設(shè)置模塊將各自具有N個比特的第三數(shù)據(jù)編碼為(N+K)個比特的第二數(shù)據(jù)。第二數(shù)據(jù)中任意兩個不同的數(shù)據(jù)具有M個比特的差異，其中N為正整數(shù)，K和M均為不小于3的整數(shù)，M小于(K+N)，其中若任意一個第三數(shù)據(jù)具有N個"0"的連續(xù)比特，則對應(yīng)的第二數(shù)據(jù)具有至少(N+3)個"1"的連續(xù)比特。
本發(fā)明的另一主要目的為提供一種單向設(shè)置比特信號的非易失性存儲器儲存系統(tǒng)，該系統(tǒng)包括存儲模塊、解碼模塊和設(shè)置模塊。存儲模塊被分割成多個數(shù)據(jù)頁以儲存第二數(shù)據(jù)。解碼模塊用來解碼非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)據(jù)。當(dāng)?shù)谝粩?shù)據(jù)各自包括第一數(shù)目的第一狀態(tài)連續(xù)比特時，則將第一數(shù)目的第一狀態(tài)連續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特，以指示用來設(shè)置包含ECC的第二數(shù)據(jù)的數(shù)據(jù)頁部分。設(shè)置模塊將第三數(shù)據(jù)編碼成第二數(shù)據(jù)。第三數(shù)據(jù)各自具有N個比特，并被編碼為成(N+K)個比特的第二數(shù)據(jù)。第二數(shù)據(jù)中任意兩個不同的數(shù)據(jù)具有M個比特的差異，其中N為正整數(shù)，K和M均為不小于3的整數(shù)，M小于(K+N)，其中若任意一個第三 數(shù)據(jù)具有N個"0"的連續(xù)比特，則對應(yīng)的第二數(shù)據(jù)具有至少(N+3)個"1" 的連續(xù)比特。


圖1為本發(fā)明第一實施例的用于非易失性存儲器模塊的控制器的示意
圖2A-2B為本發(fā)明第一實施例的設(shè)置方法流程圖3A-3E為本發(fā)明的單向設(shè)置比特信號的非易失性存儲器的第一實施 例的設(shè)置方法實例的示意圖；以及
圖4顯示了本發(fā)明第二實施例的單向設(shè)置比特信號的非易失性存儲器儲 存系統(tǒng)。
主要元件符號說明
10 非易失性半導(dǎo)體存儲模塊101數(shù)據(jù)頁
11 控制器111讀取模塊
112 解碼模塊113處理器
114 編碼模塊115設(shè)置模塊
S20 S25步驟40儲存系統(tǒng)
401 存儲模塊402讀取模塊
403 解碼模塊404處理器
405 編碼模塊406設(shè)置模塊
具體實施例方式
圖l、圖2A、以及圖2B顯示了本發(fā)明的第一優(yōu)選實施例。本實施例提供了控制器11以及非易失性半導(dǎo)體存儲模塊10?？刂破?1包括處理器113、解碼模塊112、編碼模塊114、讀取模塊111、以及設(shè)置模塊115。處理器113用來控制控制器11的其他單元。解碼模塊112和處理器113電連接并用來解碼數(shù)據(jù)。編碼模塊114和處理器113電連接并用來編碼數(shù)據(jù)。讀取模塊111和處理器113電連接并用來讀取數(shù)據(jù)。設(shè)置模塊115和處理器113電連接并用來設(shè)置數(shù)據(jù)。非易失性半導(dǎo)體存儲模塊10用來儲存數(shù)據(jù)。在本實施例中，非易失性半導(dǎo)體存儲模塊IO可為單層單元(SingleLevel Cdl，SLC)或多層單元(Multilevel Cell, MLC)的快閃存儲器。
在本實施例中，控制器11從數(shù)據(jù)頁101中將第一數(shù)據(jù)內(nèi)第一數(shù)目的第一狀態(tài)連續(xù)比特解碼到主機(未圖示)，成為第二數(shù)目的第二狀態(tài)連續(xù)比特，并將第三數(shù)據(jù)編碼成第二數(shù)據(jù)后存入非易失性存儲器模塊10內(nèi)所設(shè)置的數(shù)據(jù)頁101。第二數(shù)據(jù)以糾錯碼(Error Correction Code, ECC)進(jìn)行編碼且能被記錄在數(shù)據(jù)頁101中以節(jié)省存儲空間，而不是新數(shù)據(jù)頁。本發(fā)明的技術(shù)特征以及所產(chǎn)生的技術(shù)效果將在下文中詳述。
如圖2A的步驟S20和S21所示，控制器11發(fā)送讀取命令至讀取模塊111以創(chuàng)建/更改FAT或其他目的，從而讀取模塊111讀取數(shù)據(jù)頁101內(nèi)的數(shù)據(jù)。解碼模塊112可以將第一數(shù)目的第一狀態(tài)連續(xù)比特進(jìn)行解碼。比特的第一狀態(tài)為邏輯"1"，解碼模塊112可以從數(shù)據(jù)頁101最后寫入部分的結(jié)尾來解碼第一數(shù)據(jù)。當(dāng)然，解碼模塊112還可以從數(shù)據(jù)頁101的起始處解碼數(shù)據(jù)。如圖2A步驟S22，控制器ll內(nèi)的解碼模塊112進(jìn)一步將第一數(shù)目的第一狀態(tài)連續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特。解碼模塊112將1個字節(jié)
"0xff"解碼成2個比特"00"。也就是說，解碼模塊112將第一數(shù)據(jù)的連續(xù)比特"1"的4字節(jié)"0xff"解碼成字節(jié)"0x00"。第二狀態(tài)為邏輯"0"。第一數(shù)目和第二數(shù)目分別為8和2。因此，當(dāng)數(shù)據(jù)頁101內(nèi)的數(shù)據(jù)為4字節(jié)的
"0xff"時，則會轉(zhuǎn)換為1字節(jié)的"0x00"。這些數(shù)據(jù)會被提供給主機。根據(jù)主機FAT的規(guī)則，當(dāng)磁簇內(nèi)的數(shù)據(jù)由"0"所組成時，則磁簇是可設(shè)置的。 也就是說，如果其中數(shù)據(jù)頁第一狀態(tài)解碼成第二狀態(tài)的部分夠大，則控制器 11不會再次抹除非易失性半導(dǎo)體存儲模塊10內(nèi)的磁區(qū)來設(shè)置新數(shù)據(jù)。
存儲模塊只可以由"0"至"1"來單向設(shè)置比特信號。第一狀態(tài)可為邏 輯"0"，而第二狀態(tài)可為邏輯"1"。第一狀態(tài)的位置可以為第一數(shù)據(jù)內(nèi)的任 何地方。此外，就不同的編碼算法而言，第一數(shù)目與第二數(shù)目可為任意整數(shù)。
請參閱圖2B的步驟S23，該步驟為將具有N個比特的第三數(shù)據(jù)寫入非 易失性存儲器模塊10，處理器113接收來自主機的第三數(shù)據(jù)并傳送該第三數(shù) 據(jù)至編碼模塊114。編碼模塊114以(N+K)個比特將第三數(shù)據(jù)編碼為第二 數(shù)據(jù)，并將第二數(shù)據(jù)送回處理器113。第二數(shù)據(jù)中任意兩個不同的數(shù)據(jù)具有 M個比特的差異。此處N定義為正整數(shù)，K和M均為不小于3的整數(shù)，且 M小于(K+N)。若任意一個第三數(shù)據(jù)具有N個"0"的連續(xù)比特，則對應(yīng) 的第二數(shù)據(jù)具有至少(N+3)個"l"的連續(xù)比特。如圖2B所示的步驟S24， 糾錯碼(ECC)被提供給第三數(shù)據(jù)。
在本實施例中，2比特的第三數(shù)據(jù)編碼成8比特的第二數(shù)據(jù)。根據(jù)上述， N和K分別為2與6。此外，每兩個8比特的第二數(shù)據(jù)(編碼自兩個具有不 同值的2比特的第三數(shù)據(jù))應(yīng)具有M個比特的差異。M設(shè)為3。另一方面， 上述的設(shè)置方法應(yīng)用于僅能將"1"單向設(shè)置為"0"的存儲器。2比特的第 三數(shù)據(jù)"11"被編碼為8比特的第二數(shù)據(jù)"111 01000"。 8比特的第二數(shù)據(jù) 的前3個比特為固定的，沒有實際參與解碼過程。因此，2比特的第三數(shù)據(jù) "10"被編碼為8比特的第二數(shù)據(jù)"111 00101"， 2比特的第三數(shù)據(jù)"01" 被編碼為8比特的第二數(shù)據(jù)"111 10010"， 2比特的第三數(shù)據(jù)"00"被編碼 為8比特的第二數(shù)據(jù)"111 11111"。第二數(shù)據(jù)被編碼模塊114生成后，處理 器113將第二數(shù)據(jù)傳送至設(shè)置模塊115。比特信號"0"只能單向設(shè)置為"1"。
請參閱圖2B的步驟S25，設(shè)置模塊115將第二數(shù)據(jù)設(shè)置到數(shù)據(jù)頁的位置，其中第一字節(jié)"0x00"由解碼模塊112解碼第一數(shù)據(jù)而得來。
假如需要從非易失性存儲器模塊10的數(shù)據(jù)頁101中獲取第三數(shù)據(jù)，讀取模塊111會找出并讀取所記錄的第二數(shù)據(jù)。解碼模塊112將解碼第二數(shù)據(jù)并取得第三數(shù)據(jù)。
然而，在步驟S25，有些比特可能被不正確地記錄。舉例來說，字節(jié)"lll01000"被記錄成"lll 01001"。通過糾錯碼(ECC)，設(shè)置模塊115可以取得正確的第三數(shù)據(jù)。本實施例的設(shè)置模塊115使用如下表1所示的漢明碼(Hamming Code)。具有末5個比特的第二數(shù)據(jù)所對應(yīng)的兩個比特則被選為解碼后的第三數(shù)據(jù)，如下表1所示。
表1
000 00 。 11000 01 O 10000 10 ^ 01000 11 。 10
001 00 。 10001 01 ^> 10001 10 ^> 10001 11 ^ 10
010 00 。 1101001 O 11010 10 O 11010 11 。 11
011 00 。 11011 01 。 10011 10 。 11011 11 。 00
100 00 0 10100 01 。 01100 10 。 01100 11 。 01
101 00 O 00101 01 。 10101 10 01101 11 。 00
11000 。 1111001 。 00110 10 ^> 01110 11 ^ 00
111 00 ■=> 11m oi 。 oo111 10 。 00111 11 。 00
然而，ECC的功能與編碼方式有許多種，本發(fā)明不限于使用漢明碼(Hamming Code )。
請參閱圖3A至圖3E。如圖3A所示的數(shù)據(jù)頁存有第一數(shù)據(jù)，在位置0 511有"0xff"的字節(jié)。所有的字節(jié)解碼后，此數(shù)據(jù)頁包含128個解碼的字節(jié)"0x00"，而第一個字節(jié)"0x00"指示記錄數(shù)據(jù)的位置。
如圖3B，假設(shè)第三數(shù)據(jù)在位置0~3的值為"0xf8"、 "0xff，、 "0xff"、以及"0xff"，并在編碼后存入數(shù)據(jù)頁，則第二數(shù)據(jù)在位置0 15的值為"0xe8"、"0xe8"、 "0xe5"、 "Oxff"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、 "0xe8"、以及"0xe8",并根據(jù)上述的
位置存入數(shù)據(jù)頁。此處使用了數(shù)據(jù)頁中的位置0 15。同時，其余位置的數(shù)據(jù)
則無變動。其后，經(jīng)設(shè)置的0 511字節(jié)的數(shù)據(jù)頁代表128個解碼后字節(jié)。圖
3C顯示了數(shù)據(jù)頁內(nèi)更新后的512個字節(jié)。
接著，假設(shè)圖3D所示的第三數(shù)據(jù)在位置4~5的值修改為"0x00"和 "Oxlb"，則第二數(shù)據(jù)為讀取模塊113所讀取。編碼模塊114將字節(jié)"0x00"
和"Oxlb"編碼為字節(jié)"Oxff"、 "Oxff"、 "Oxff ,、 "Oxff"、 "Oxff"、 "0xf2"、 "0xe5"、
以及"0xe8"，并存入數(shù)據(jù)頁。第二數(shù)據(jù)在位置16~19的字節(jié)變成"Oxff"、 "Oxff"、 "Oxff"、以及"Oxff"，而在位置20 23的字節(jié)變?yōu)?Oxff"、 "0xf2"、 "0xe5"、以及"0xe8"。同時，在位置16~23以外的數(shù)據(jù)未做變動。最后，
如圖3E所示，代表128個解碼字節(jié)的位置0~511的數(shù)據(jù)頁無須使用新的數(shù)
據(jù)頁來進(jìn)行設(shè)置。
圖4顯示了本發(fā)明第二實施例的儲存系統(tǒng)40。儲存系統(tǒng)40包括存儲模 塊401、讀取模塊402、解碼模塊403、處理器404、編碼模塊405、以及設(shè) 置模塊406。存儲模塊401被分割成多個數(shù)據(jù)頁(未圖示)以儲存數(shù)據(jù)。讀 取模塊402讀取存儲模塊401數(shù)據(jù)頁內(nèi)的第一數(shù)據(jù)并從數(shù)據(jù)頁結(jié)尾開始搜尋 代表"Oxff"連續(xù)字節(jié)的"1"的連續(xù)比特。于是，解碼模塊403將"1"的 連續(xù)比特的"Oxff"的4字節(jié)解碼成"0x00"字節(jié)。
為了將具有N個比特的第三數(shù)據(jù)寫入存儲模塊401 ，處理器404接收來 自主機的第三數(shù)據(jù)并將該數(shù)據(jù)傳送至編碼模塊405。編碼模塊405將其編碼 成具有(N+K)個比特的第二數(shù)據(jù)。第二數(shù)據(jù)中任兩個不同的數(shù)據(jù)具有M 個比特的差異。此處的N定義為正整數(shù)，K和M均為不小于3的整數(shù)，M 小于(K+N)。假使任意一個第三數(shù)據(jù)具有N個"0"的連續(xù)比特，則對應(yīng)的 第二數(shù)據(jù)具有至少(N+3)個"1"的連續(xù)比特。糾錯碼(ECC)被提供給第
12二數(shù)據(jù)。第二數(shù)據(jù)由編碼模塊405生成，處理器404將第二數(shù)據(jù)傳送至設(shè)置模塊406。設(shè)置模塊406將第二數(shù)據(jù)記錄在數(shù)據(jù)頁中字節(jié)"0x00"為解碼模塊402所解碼的位置。如果需要從存儲模塊401獲取第三數(shù)據(jù)，則讀取模塊402會找出所記錄的第二數(shù)據(jù)。解碼模塊403將第二數(shù)據(jù)解碼成第三數(shù)據(jù)。接下的程序與上述的實施例相同，這里不再贅述。
本發(fā)明適用于單向設(shè)置比特信號的非易失性存儲器。非易失性存儲器最好是一次性可編程(One Time Program, OTP)快閃存儲器、電可擦除式可編禾呈只i賣存fi者器 (Electrically Erasable Programmable Read-Only Memory,EEPROM)或單向設(shè)置比特信號的快閃EEPROM。
本實施例中，本發(fā)明的方法由儲存于只讀存儲器(Read-Only Memory,ROM)內(nèi)的固件所實行。固件可更新至新的版本。在其他實施例中，本發(fā)明方法可由任何與處理器連接的記錄裝置所儲存的編碼來實行。
綜上所述，本發(fā)明提供一種單向設(shè)置比特信號的非易失性存儲器及其設(shè)置方法。糾錯碼(ECC)被提供給所設(shè)置的數(shù)據(jù)頁，從而防止設(shè)置過程中的比特錯誤，還能在設(shè)置修改的數(shù)據(jù)時減少新數(shù)據(jù)頁的使用率，因此節(jié)省存儲器空間。
雖然本發(fā)明巳由上述實施例詳細(xì)敘述，但可以由本領(lǐng)域技術(shù)人員進(jìn)行不脫離本申請的權(quán)利要求書所保護(hù)的范圍的各種修改。
權(quán)利要求
1. 一種用于非易失性存儲器的設(shè)置方法，所述存儲器具有單向設(shè)置比特信號，該方法包括下列步驟a)提供第一數(shù)據(jù)，該第一數(shù)據(jù)各自包括非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)目的第一狀態(tài)連續(xù)比特；b)將第一數(shù)據(jù)內(nèi)的第一數(shù)目的第一狀態(tài)連續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特；以及c)在數(shù)據(jù)頁內(nèi)第一狀態(tài)已解碼成第二狀態(tài)的部分設(shè)置第二數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，第二數(shù)據(jù)包含糾錯碼。
3. 根據(jù)權(quán)利要求2所述的設(shè)置方法，該方法進(jìn)一步包括提供具有N個 比特且被編碼成第二數(shù)據(jù)的第三數(shù)據(jù)。
4. 根據(jù)權(quán)利要求3所述的設(shè)置方法，其中，第二數(shù)據(jù)各自具有(N+K) 個比特，第二數(shù)據(jù)中任意兩個不同的數(shù)據(jù)具有M個比特的差異，其中N為 正整數(shù)，K和M均為不小于3的整數(shù)，M小于(K+N)，其中若任意一個第 三數(shù)據(jù)具有N個"0"的連續(xù)比特，則對應(yīng)的第二數(shù)據(jù)具有至少(N+3)個"1"的連續(xù)比特。
5. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，步驟c)使用漢明碼。
6. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，比特信號具有值"0"或"1"， 并只能由"0"設(shè)置為"1"。
7. 根據(jù)權(quán)利要求l所述的設(shè)置方法，其中，比特信號具有值"0"或"1"， 只能由"1"設(shè)置為"0"。
8. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，非易失性存儲器使用文件分 配表文件系統(tǒng)。
9. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，數(shù)據(jù)頁為一次性可編程的。
10. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，非易失性存儲器包括電可 擦除可編程只讀存儲器或快閃存儲器。
11. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，第一狀態(tài)為"1"，第二狀 態(tài)為"0"。
12. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，第一狀態(tài)為"0"，第二狀 態(tài)為"1"。
13. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，第一數(shù)目大于第二數(shù)目。
14. 根據(jù)權(quán)利要求1所述的設(shè)置方法，其中，第一數(shù)目的第一狀態(tài)連續(xù) 比特代表字節(jié)"0xff"，第二數(shù)目的第二狀態(tài)連續(xù)比特代表比特"00"。
15. —種用于非易失性存儲器的控制器，所述存儲器具有單向設(shè)置比特 信號并且該存儲器被分割成多個數(shù)據(jù)頁，所述控制器包括解碼模塊，用于解碼非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)據(jù)，其中當(dāng)?shù)谝?數(shù)據(jù)各自包括第一數(shù)目的第一狀態(tài)連續(xù)比特時，則將第一數(shù)目的第一狀態(tài)連 續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特，以指示用來設(shè)置第二數(shù)據(jù)的數(shù) 據(jù)頁部分；以及設(shè)置模塊，用于設(shè)置第二數(shù)據(jù)。
16. 根據(jù)權(quán)利要求15所述的控制器，其中，第二數(shù)據(jù)包含糾錯碼。
17. 根據(jù)權(quán)利要求15所述的控制器，該控制器進(jìn)一步包括編碼模塊，用 于將第三數(shù)據(jù)編碼成第二數(shù)據(jù)。
18. 根據(jù)權(quán)利要求17所述的控制器，其中，第三數(shù)據(jù)各自具有N個比 特并且被編碼成(N+K)個比特的第二數(shù)據(jù)，第二數(shù)據(jù)中任意兩個不同的數(shù) 據(jù)具有M個比特的差異，其中N為正整數(shù)，K和M均為不小于3的整數(shù)， M小于(K+N)，其中若任意一個第三數(shù)據(jù)具有N個"0"的連續(xù)比特，則 對應(yīng)的第二數(shù)據(jù)具有至少(N+3)個"1"的連續(xù)比特。
19. 根據(jù)權(quán)利要求17所述的控制器，其中，所述編碼模塊使用漢明碼。
20. 根據(jù)權(quán)利要求15所述的控制器，其中，比特信號具有值"0"或"1"， 只能由"0"設(shè)置為"1"。
21. 根據(jù)權(quán)利要求15所述的控制器，其中，比特信號具有值"0"或"1"， 只能由"1"設(shè)置為"0"。
22. 根據(jù)權(quán)利要求15所述的控制器，其中，非易失性存儲器使用文件分 配表文件系統(tǒng)。
23. 根據(jù)權(quán)利要求15所述的控制器，其中，數(shù)據(jù)頁為可重復(fù)編程的。
24. 根據(jù)權(quán)利要求15所述的控制器，其中，非易失性存儲器包括電可擦 除式可編程只讀存儲器或快閃存儲器。
25， 一種單向設(shè)置比特信號的非易失性存儲器系統(tǒng)，該系統(tǒng)包括-存儲模塊，該存儲模塊被分割成多個數(shù)據(jù)頁以儲存第二數(shù)據(jù)； 解碼模塊，用于解碼非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)據(jù)，其中當(dāng)?shù)谝?數(shù)據(jù)各自包括第一數(shù)目的第一狀態(tài)連續(xù)比特時，則將第一數(shù)目的第一狀態(tài)連 續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特，以指示用來設(shè)置包含糾錯碼的 第二數(shù)據(jù)的數(shù)據(jù)頁部分；以及設(shè)置模塊，用于將第三數(shù)據(jù)編碼成第二數(shù)據(jù)。
26.根據(jù)權(quán)利要求25所述的非易失性存儲器系統(tǒng)，其中，第三數(shù)據(jù)各自 具有N個比特并被編碼成(N+K)個比特的第二數(shù)據(jù)，第二數(shù)據(jù)中任意兩個 不同的數(shù)據(jù)具有M個比特的差異，其中N為正整數(shù)，K和M均為不小于3 的整數(shù)，M小于(K+N)，其中若任意一個第三數(shù)據(jù)具有N個"0"的連續(xù) 比特，則對應(yīng)的第二數(shù)據(jù)具有至少(N+3)個"1"的連續(xù)比特。
全文摘要
本發(fā)明公開了一種用于非易失性存儲器的設(shè)置方法，所述存儲器具有單向設(shè)置比特信號，所述方法包括下列步驟a)提供第一數(shù)據(jù)，該第一數(shù)據(jù)各自包括非易失性存儲器數(shù)據(jù)頁內(nèi)的第一數(shù)目的第一狀態(tài)連續(xù)比特；b)將第一數(shù)據(jù)內(nèi)的第一數(shù)目的第一狀態(tài)連續(xù)比特解碼成第二數(shù)目的第二狀態(tài)連續(xù)比特；以及c)在數(shù)據(jù)頁內(nèi)第一狀態(tài)已解碼成第二狀態(tài)的部分設(shè)置第二數(shù)據(jù)。
文檔編號G11C16/00GK101533677SQ20081008501
公開日2009年9月16日 申請日期2008年3月13日 優(yōu)先權(quán)日2008年3月13日
發(fā)明者張毓安, 游祥雄 申請人:群聯(lián)電子股份有限公司