本發明涉及用于非易失性存儲器設備的具有偏移補償的感測放大器電路。

背景技術：

通過已知的方式并且如圖1中示意性地所示出的那樣，表示為1的例如閃存類型或者PCM(相變存儲器)類型的非易失性存儲器設備通常包括存儲器陣列2，存儲器陣列2包括布置成行(字線WL)和列(位線BL)的多個存儲器單元3。

每個存儲器單元3包括例如由閃存存儲器中的浮動柵極晶體管形成的存儲元件，其柵極端子被設計成耦合至相應字線WL，第一傳導端子被設計成耦合至相應位線BL，并且第二傳導端子連接至參考電勢(例如接地gnd)。特別地，相同字線WL的存儲器單元3的柵極端子連接在一起。

列解碼器電路4和行解碼器電路5使得能夠基于在存儲器單元3的輸入(用本身已知的方式生成并且整體用AS表示)處接收的地址信號并且特別是對應字線WL和位線BL來選擇每個尋址時間，以便在存儲器操作期間將其偏置到適當的電壓和電流值。

列解碼器電路4特別地定義讀取路徑和感測放大器電路10，該讀取路徑被設計用于在每個選中時間在存儲器陣列2的位線BL之間產生傳導路徑，感測放大器電路10被設計成將在尋址的存儲器單元3中循環的電流與參考電流相比較以便確定所存儲的數據。

如圖2所示，在已知的電路實施例中，感測放大器電路10通常包括偏置級11和電流電壓(I/V)變換器級12。

偏置級11被設計成偏置存儲器陣列2的位線BL并且進而包括偏置生成器13以及成對共源共柵配置的NMOS類型的偏置晶體管14a、14b。

偏置生成器13在輸入處接收例如可以通過電荷泵電壓升壓器級(本文中未說明)來被升壓(下文中稱為升壓電壓V_boost)的電壓，并且在輸出處在偏置節點N_p上生成偏置電壓V_casc。替選地，并且根據針對偏置電壓V_casc理想的值，偏置生成器13可以直接接收具有邏輯值(低于升壓電壓V_boost)的電源電壓V_dd。

偏置晶體管14a、14b的控制端子都連接至上述偏置節點N_p以用于接收偏置電壓V_casc。

另外，成對晶體管中的第一偏置晶體管14a具有耦合至所選擇的位線的第一傳導端子以及連接至電流至電壓變換器級12的第一比較輸入IN_a的第二傳導端子，第一偏置晶體管14a在使用中通過由列解碼器4定義的讀取路徑從所選擇的位線接收單元讀取電流I_cell。

進而，成對晶體管中的第二偏置晶體管14b具有耦合至參考電流生成器15(或者，替選地通過本文未說明的方式耦合至參考單元)的相應第一傳導端子以及連接至電流至電壓變換器級12的第二比較輸入IN_b的第二傳導端子，第二偏置晶體管14b從參考電流生成器15接收參考讀取電流I_ref。

電流至電壓變換器級12還具有電源輸入，電流至電壓變換器級12在電源輸入上接收電源電壓V_dd，電流至電壓變換器級12被配置成將單元讀取電流I_cell的值與參考讀取電流I_ref的值相比較，并且基于這一比較的結果生成輸出電壓V_out。

感測放大器電路10還包括比較器級16，比較器級16在輸入處從電流至電壓變換器級12接收輸出電壓V_out，并且基于上述輸出電壓V_out的值(例如正的或者負的)生成指示存儲器單元3中存儲的數據的數字讀取信號S_out。

圖2還示出了電耦合在位線BL與接地參考gnd之間的寄生線路電容器17以及耦合在偏置節點N_p與接地參考gnd之間的偏置電容器18。

在操作期間，對存儲器單元3中存儲的數據的讀取包括經由偏置級11和對應第一偏置晶體管14a對對應位線BL進行預充電的第一步驟(或階段)，其使得能夠根據偏置電壓V_casc來施加期望的預充電電壓(特別地，這一預充電操作使得能夠對耦合至所選擇的位線BL的寄生電容17充電)。

讀取操作接著包括通過檢測單元讀取電流I_cell并且將其與參考讀取電流I_ref相比較來讀取所存儲的數據的步驟(階段)，以便生成輸出電壓V_out并且經由比較器級16生成數字輸出信號S_out。

例如，如果單元讀取電流I_cell高于參考讀取電流I_ref，則數字輸出信號S_out可以具有高邏輯值“1”，否則，如果單元讀取電流I_cell低于參考讀取電流I_ref，則數字輸出信號S_out可以具有低邏輯值“0”。

本申請人已經發現，存儲器單元的尺寸(所謂的“按比例縮小”)的逐步減小以及由技術發展強加的對增加電氣性能(特別地，增加讀取速度，或者減小訪問時間，以及減小消耗)的同時要求可能在確保感測放大器電路10的正確操作方面引起嚴重的問題。

上述要求實際上需要在逐漸增加的更短的時間內的逐漸更小的值的單元讀取電流I_cell與參考讀取電流I_ref之間的電流差的正確區分。

例如，在安全存儲應用(比如用于信用卡等的微控制器)中，技術演進已經導致存儲器單元從90nm的大小到40nm的大小的變化，這通過將訪問時間從70ns減小至25ns來實現。

在這些應用中，還構思了更低值、例如3μA數量級的參考讀取電流I_ref，并且在區分低于500nA的數據的值時需要絕對誤差(即小于16％的相對誤差)。

感測放大器電路10因此確保速度增加(即對位線BL預充電的能力以及在最短可能時間內區分所存數的數據)與準確性增加(即區分單元讀取電流I_cell與參考讀取電流I_ref之間的最小差異的能力)的相反要求之間的折衷。

特別地，本申請人已經發現，感測放大器電路10中的偏移和失配的存在(例如，由于電子部件的制造過程的差異，由于部件的老化而導致的變化，或者由于環境因素)表示在實現上述折衷時存在障礙，并且通常表示在確定非易失性存儲器設備1的性能和可靠性時的關鍵方面。

技術實現要素：

本發明的目的是通過提供一種能夠實現偏移補償并且在任何情況下對失配呈現低的靈敏度的用于非易失性存儲器設備的感測放大器電路來至少部分解決以上強調的問題。

根據本發明，提供了一種用于非易失性存儲器設備的感測放大器電路以及對應的讀取方法，如所附權利要求中定義的那樣。

附圖說明

為了更好地理解本發明，現在僅作為非限制性示例通過參考附圖來描述其優選實施例，在附圖中：

圖1示出了已知類型的非易失性存儲器設備的整體框圖；

圖2示出了也是已知類型的圖1的非易失性存儲器設備中的感測放大器電路的一般框圖；

圖3示出了根據本技術方案的第一實施例的圖2的感測放大器電路中的電流至電壓變換器級的框圖；

圖4a和圖4b示出了圖3的電流至電壓變換器級中的電學量的趨勢；

圖5更詳細地示出了圖3的電流至電壓變換器級的可能的電路實施例；

圖6示出了根據本技術方案的一方面的電流至電壓變換器級的偏置部分；

圖7示出了根據本技術方案的第二實施例的電流至電壓變換器級的框圖；以及

圖8更詳細地示出了圖7的電流至電壓變換器級的可能的電路實施例。

具體實施方式

本技術方案一方面包括：在基本上類似于參考圖2描述的電路的感測放大器電路的電路架構(這里不再詳細描述)中，再次用12表示的電流至電壓變換器級的特定實施例被設計成補償由于電路部件的失配而產生的偏移，從而使得能夠在甚至小的電流差異的讀取期間實現區分，并且同時確保短的訪問時間和低的電流消耗。

如下文中詳細討論的那樣，本實施例構思以下各項的存在：電容補償模塊，其可操作用于在讀取步驟(或階段)之前并且不同于讀取步驟的補償步驟(或階段)期間補償電路中存在的偏移；以及開關模塊，耦合至電容補償模塊，其可操作用于將電路的操作狀態從補償步驟切換至存儲器單元中存儲的數據的實際讀取步驟。

參考圖3，現在描述實現先前強調的特征的電流至電壓變換器級12的第一實施例。

電流至電壓變換器級12具有差分結構，其具有兩個基本等同的電路支路：第一電路支路12a和第二電路支路12b，第一電路支路12a連接至第一比較輸入IN_a并且被設計成從所選擇的存儲器單元3接收單元讀取電流I_cell，所選擇的存儲器單元3在此用包括單元電阻器20的電阻負載示意性地表示，第二電路支路12b連接至第二比較輸入IN_b并且被設計成從在此用參考電阻器21示意性地表示的參考生成器或單元接收參考讀取電流I_ref。

下面，僅描述第一電路支路12a，類似的考慮適用于第二電路支路12b(下面還應當強調，使用后綴“a”表示構成第一電路支路12a的部件，使用后綴“b”表示構成第二電路支路12b的部件)。

詳細地，第一電路支路12a包括：

第一開關T1_a，其布置在第一比較輸入IN_a與接收電源電壓V_dd的電源輸入之間，并且第一開關T1_a由第一控制信號S₁(例如由管理單元生成或者從管理單元接收，管理單元用于管理非易失性存儲器設備1的一般操作，本文中未說明)來控制；

第二開關T2_a，其布置在上述第一比較輸入IN_a與第一內部節點N1_a之間，并且第一開關T2_a由第二控制信號S₂(例如也由用于管理非易失性存儲器設備1的一般操作的管理單元生成)來控制；

放大器模塊22a，輸入連接至第一內部節點N1_a并且輸出定義第二內部節點N2_a，并且放大器模塊22a供應經放大的電壓V_a，經放大的電壓V_a根據以下關系式取決于來自第一內部節點N1_a的輸出處的內部電流：

V_a＝I_a·A_Ra

其中A_Ra是放大器模塊22a的放大因子，并且R_a是耦合至放大器模塊22a的輸入的等同電阻負載；

第三開關T3_a，其布置在第二內部節點N2_a與第三內部節點N3_a之間，第三內部節點N3_a上存在反饋電壓Vg_a，并且第三開關T3_a由上述第一控制信號S₁來控制；以及

跨導模塊24a，其輸入連接至第三內部節點N3_a并且輸出連接至第一內部節點N1_a并且在輸入處向上述第一內部節點N1_a供應再生電流Id_a，再生電流Id_a根據以下關系式取決于反饋電壓Vg_a：

Id_a＝-Vg_a·g_a

其中g_a是跨導模塊24a的跨導因子。

根據本技術方案的一個特定方面，電流至電壓變換器級12還包括電容補償模塊26，電容補償模塊26以交叉方式耦合第一電路支路12a和第二電路支路12b；即，電容補償模塊26將其上存在相應經放大的電壓V_a、V_b的每個電路支路12a、12b的第二內部節點N2_a、N2_b與其上存在相應反饋電壓Vg_b、Vg_a的另一電路支路12b、12a的第三內部節點N3_b、N3_a進行耦合，經放大的電壓V_a、V_b取決于上述電路支路12a、12b的第一內部節點N1_a、N1_b上存在的內部電流I_a、I_b。

電容補償模塊26被配置成在所存儲的數據的讀取步驟之前的補償步驟期間檢測和存儲電流至電壓變換器級12中存在的偏移，并且特別是電壓偏移ΔV，其被定義為第一電路支路12a和第二電路支路12b的經放大的電壓V_a、V_b之間的不平衡(例如，由于電路部件的值的失配)：

ΔV＝V_a–V_b

(或者類似地，反饋電壓Vg_a與Vg_b之間的不平衡，其中相應第三開關T3_a、T3_b通過第一控制信號S₁被驅動至閉合狀態)。

電容補償模塊26還被配置成實現在存儲器單元3中存儲的數據的隨后的讀取步驟中這一電壓偏移ΔV的補償。

更詳細地，在本第一實施例中，電容補償模塊26針對每個電路支路12a、12b包括：

第一補償電容器27a、27b，第一補償電容器27a、27b連接在每個電路支路12a、12b的第三內部節點N3_a、N3_b與其上存在輸出電壓Vout_b、Vout_a(其取決于上述另一電路支路12b、12a的經放大的電壓V_b、V_a)的另一電路支路12b、12a的輸出端子out_b、out_a之間，輸出電壓Vout_b、Vout_a之間的差異定義電流至電壓變換器級12的輸出電壓Vout：Vout＝Vout_b–Vout_a；以及

連接在第二內部節點N2_a、N2_b與電流至電壓變換器級12的上述電路支路12a、12b的輸出端子out_a、out_b之間的第二補償電容器28a、28b。

電流至電壓變換器級12還包括布置在電路支路12a、12b的輸出端子out_a、out_b之間并且通過第三控制信號S₃來控制的耦合開關T_c。

現在描述電流至電壓變換器級12的操作，特別是在存儲器讀取操作期間的操作，其包括三個不同且連續的操作步驟(或階段)：

第一操作步驟：對位線BL預充電并且存儲和消除偏移；

第二操作步驟：其為等待步驟；以及

第三操作步驟：實際讀取所存儲的數據，同時實現偏移補償。

詳細地，在第一操作步驟期間，將電路支路12a、12b二者中的第一開關T1_a、T1_b切換至閉合狀態(通過第一控制信號S₁)，而將電路支路12a、12b二者中的第二開關T2_a、T2_b切換至斷開狀態(通過第二控制信號S₂)。

在這一操作條件下，位線BL的預充電(以及可能的參考單元的預充電)通過偏置晶體管14a、14b(參見圖2以及以上討論)來進行。偏置晶體管14a、14b的柵極端子的偏置模式可以是若干類型(例如具有恒定的或者動態的偏置)之一。

另外，將電路支路12a、12b二者的第三開關T3_a、T3_b切換至閉合狀態(通過第一控制信號S₁)，并且將耦合開關T_c切換至閉合狀態(通過第三控制信號S₃)。

在這一步驟中，通過存儲補償電荷，將等同于反饋電壓Vga、Vgb之間的偏移(ΔV＝Vg_a–Vg_b)的第一和第二電路支路12a、12b的經放大的電壓V_a、V_b之間的偏移(由于例如部件的失配)存儲在電容補償模塊26的補償電容器27a-27b、28a-28b中。

特別地，只要耦合開關T_c閉合，則輸出電壓Vout_a、Vout_b(其表示電流至電壓變換器級12的差分輸出)具有相同的值，其滿足以下關系式：

Vout_a＝Vout_b≈(Vg_a+Vg_b)/2

換言之，在每個補償電容器27a-27b、28a-28b上，基本上存儲有等于ΔV/2的電壓。

接著，在隨后的等待步驟中，將電路支路12a、12b二者的第一開關T1_a、T1_b切換至斷開狀態(通過第一控制信號S₁)。另外將電路支路12a、12b二者的第三開關T3_a、T3_b切換至斷開狀態，而耦合開關T_c保持處于閉合狀態。以此方式，偏移補償電荷保持存儲在補償電容器27a-27b、28a-28b中。

緊隨其后，將相同的電路支路12a、12b的第二開關T2_a、T2_b切換至閉合狀態。以此方式，中斷通過偏置晶體管14a、14b的預充電，并且去往偏置晶體管14a、14b的漏極端子的電壓開始經由單元讀取電流I_cell和參考讀取電流I_ref放電。

另外，耦合開關T_c的閉合狀態的性能使得能夠阻擋再生回路的演進(由于放大器模塊22a的輸出與跨導模塊24a的輸入之間的正反饋)，從而防止由于第二開關的切換而引入的噪聲(以及偏置晶體管14a、14b的上述漏極端子的放電)所引起的切換。這表示對存儲器單元3中存儲的數據的隨后讀取操作僅基于單元讀取電流I_cell與參考讀取電流I_ref之間的差異。

在對存儲器單元3中存儲的數據的隨后實際讀取步驟中，通過第三控制信號S₃將耦合開關T_c切換至斷開狀態(而其他開關T1_a-T1_b、T2_a-T2_b、T3_a-T3_b的開關狀態與前一操作步驟、等待步驟相比保持不變)。

在這一操作步驟中，兩個電路支路12a、12b定義相應再生放大回路，其在由偏移補償模塊26的相應補償電容器27a-27b、28a-28b定義的電容路徑上閉合。

這一再生放大回路排他性地通過單元讀取電流I_cell與參考讀取電流I_ref之間的差異而從在前一等待步驟中達到的亞穩定狀態變得不平衡。換言之，放大回路的初始增益由包括所選擇的位線BL的電阻負載并且由參考單元或參考生成器(單元電阻器20和參考電阻器21)修改。

由于不平衡，輸出電壓Vout_a、Vout_b在相反方向上發展。特別地：

如果I_cell>I_ref，則Vout_a<Vout_b(Vout>0)；而

如果I_cell<I_ref，則Vout_a>Vout_b(Vout<0)。

圖4a參考先前描述的操作步驟(表示為“步驟1”、“步驟2”和步驟“3”)示出了第一控制信號S₁、第二控制信號S₂和第三控制信號S₃的演進。

圖4b取而代之示出了定義電流至電壓變換器級12的差分輸出Vout的輸出電壓Vout_a、Vout_b的演進。

特別地，在所圖示的示例中，整個讀取操作(包括預充電步驟、等待步驟和所存儲的數據的實際讀取步驟)所需要的訪問時間大致為10μs(考慮到為100nA的數量級的單元讀取電流I_cell與參考讀取電流I_ref之間的差異)。

參考圖5，現在描述電流至電壓變換器級12的可能的電路實現。應當注意，圖5示出了被選擇用于使用單元讀取電流I_cell(以及寄生線路電容17)進行讀取操作以及可以通過整體用15表示的參考電流結構用各種方式生成的參考電流I_ref的存儲器單元3。

用3'表示的單元(具有對應的寄生線路電容17')在此表示關于被選擇用于讀取的部分對稱布置的存儲器陣列的可能部分，其可以用于平衡感測放大器10的電容負載(在這種情況下，對應字線WL'沒有被選中)，或者相同的單元3'可以用作用于生成用于比較的參考電流I_ref的參考(在這種情況下，可以不存在參考電流生成器)。

在本實施例中，放大器級22a(應當注意，僅參考第一電路支路12a，除非另外詳述)包括：

PMOS類型的第一放大晶體管30a，其連接在第一內部節點N1_a與第二內部節點N2_a之間，并且控制端子連接至第一偏置節點Np₁(對于兩個電路支路12a、12b公用)，第一放大晶體管30a在第一偏置節點Np₁上接收適當值的第一內部偏置電壓Vp₁；以及

NMOS類型的第二放大晶體管32a，其連接在第二內部節點N2_a與接地參考gnd之間，并且控制端子連接至第二偏置節點Np₂(對于電路支路12a、12b公用)，第二放大晶體管32a在第二偏置節點Np₂上接收適當值的第二內部偏置電壓Vp₂。

跨導級24a進而包括PMOS類型的跨導晶體管34a，跨導晶體管34a連接在第一內部節點N1_a與接收電源電壓V_dd的電源輸入之間，并且控制端子連接至第三內部節點N3_a。

本領域技術人員清楚，圖5所示的電路實施例實現先前詳細描述的操作，并且特別地實現位線BL的預充電以及偏移的存儲和消除這些操作步驟、等待步驟、以及所存儲的數據的實際讀取步驟，同時實現偏移補償。

參考圖6，現在描述本技術方案的另一方面，其包括在所存儲的數據的實際讀取步驟(先前詳細描述的第三讀取操作步驟)期間將上述第一和第二偏置節點Np1、Np2置于浮置狀態。

以此方式，有利地，將非易失性存儲器設備1中的每個感測放大器電路10保持與其他電路隔離以及與相關開關噪聲隔離，從而進一步改善其電特性。

詳細地，電流至電壓變換器級12在這種情況下包括：

第一去耦合開關36，其通過第二控制信號S₂來控制并且連接在第一偏置節點Np₁與第一偏置輸入INp₁之間，其中第一去耦合開關36例如從非易失性存儲器設備1的管理單元的偏置源(本文中未說明)接收適當值的第一偏置電壓Vp₁'。

第二去耦合開關37，也通過上述第二控制信號S₂來控制并且連接在第二偏置節點Np₂與第二偏置輸入Inp₂之間，其中第二去耦合開關37例如從非易失性存儲器設備1的管理單元的相應偏置源(本文中未說明)接收適當值的第二偏置電壓Vp₂'。

值例如為10fF的第一保持電容器38，連接在第一偏置節點Np₁與接收電源電壓V_dd的電源輸入之間；以及

值例如也為10fF的第二保持電容器39，連接在第二偏置節點Np₂與接地參考gnd之間。

在使用時，第一偏置節點Np₁和第二偏置節點Np₂在讀取操作期間在相應偏置電壓Vp₁'、Vp₂'處通過相應偏置源被偏置，直到存儲器單元3中存儲的數據的第三讀取步驟開始。

在上述第三步驟的開始，第二控制信號S2引起第一耦合開關36和第二去耦合開關37的斷開，使得第一偏置節點Np₁和第二偏置節點Np₂被浮置。

在這一第三步驟，通過第一保持電容器38和第二保持電容器39維持第一內部偏置電壓Vp₁和第二內部偏置電壓Vp₂的值(直到該時刻由偏置電壓Vp₁'、Vp₂'直接確定)，其先前已經變為相同的偏置電壓Vp₁'、Vp₂'的值。

參考圖7和圖8，現在描述感測放大器電路10的電流至電壓變換器級12的第二實施例。

這一第二實施例不同于先前針對電容補償模塊26的不同配置詳細描述的第一實施例，其也被配置成在實際讀取步驟之前的補償步驟期間檢測和存儲電流至電壓變換器級12中存在的偏移，并且實現存儲器單元3中存儲的數據的隨后讀取步驟中對這一電壓偏移ΔV的補償。

詳細地，在這一第二實施例中，電容補償模塊26針對每個電路支路12a、12b僅包括：

連接在相應電路支路12a、12b的第三內部節點N3_a、N3_b與對應輸出電壓Vout_b、Vout_a存在于其上的電流至電壓變換器級12的另一電路支路12b、12a的輸出端子out_b、out_a之間的第一補償電容器27a、27b。

取代第二補償電容器28a、28b，電容補償模塊26在這種情況下針對每個電路支路12a、12b包括：

布置在相同的電路支路12a、12b的第二內部節點N2_a、N2_b與另一電路支路12b、12a的輸出端子out_b、out_a之間并且通過上述第二控制信號S₂來控制的第四開關T4_a、T4_b。

電容補償模塊26的一般操作(以及電流至電壓變換器級12的一般操作)基本上不會不同于先前所說明的(其中第四開關T4_a、T4_b的適當開關存在差異)。

然而，本申請人已經發現，至少對于某些操作條件，這一第二實施例與第一實施例相比能夠確保偏移補償的更低性能。

所提出的技術方案的優點根據以上描述將很清楚。

在任何情況下，再次強調，由于例如差分讀取架構中的電路部件之間的失配而導致的感測放大器電路10中存在的偏移在位線BL的預充電期間被有效地補償。

根據DC比較方案，輸出out的切換因此僅由于單元讀取電流I_cell與參考讀取電流I_ref之間的不平衡所致，這引起回路增益的變化。

由于用于確定讀取操作的各個步驟的開關的切換而導致的噪聲的影響在等待步驟中借助于再生回路的“凍結(freezing)”而有利地被消除。

所提出的技術方案因此使得能夠極為快速地讀取，這也是由于輸出的切換從亞穩定狀態(典型的讀取時間在幾十納秒的數量級，包括預充電步驟以及輸出的切換步驟)開始這一事實。

另外，讀取誤差具有非常低的離差，然而讀取速度很高；本申請人已經發現與傳統技術方案的500nA數量級的離差相比的大致70nA的離差σ(ΔI)，同時訪問時間相當。

另外，減小了所提出的技術方案的電流消耗；本發明人還發現與傳統的技術方案的0.8μA/MHz的數量級的消耗相比的大致0.22μA/MHz的消耗。

最后，很清楚，可以對本文中已經描述和說明的內容做出修改和變化，而沒有偏離如所附權利要求中定義的本發明的范圍。

特別地，注意，所描述的技術方案可以應用于不同類型的非易失性存儲器設備(例如嵌入式或者獨立式閃存設備)或者PCM類型的設備，其中讀取所存儲的數據需要電流的比較。