專利名稱：：基于Cu的制作方法
技術領域：
：本發明屬微電子
技術領域：
，具體涉及一種以CuxO薄膜作為存儲介質的電阻隨機可存取存儲器及其制備方法。
背景技術：
：存儲器在半導體市場中占有重要的地位，由于便攜式電子設備的不斷普及，不揮發存儲器在整個存儲器市場中的份額也越來越大，其中90％以上的份額被FLASH占據。但是由于存儲電荷的要求，FLASH的浮柵不能隨技術代發展無限制減薄，有報道預測FLASH技術的極限在32nm左右，這就迫使人們尋找性能更為優越的下一代不揮發存儲器。最近電阻隨機可存取存儲器件(RRAM，resistiverandomaccessmemory)因為其高密度、低成本、可突破技術代發展限制的特點引起高度關注，所使用的材料有相變材料[1]、摻雜的SrZrO3[2]、鐵電材料PbZrTiO3[3]、鐵磁材料Pr1-xCaxMnO3[4]、二元金屬氧化物材料[5]、有機材料[6]等。對于三元以上的材料來說，組份的精確控制、與集成電路工藝的兼容性以及成本降低都是難點，相對來說二元金屬氧化物(如Nb2O5，Al2O3，Ta2O5，TixO，NixO[5]，CuxO等)就格外受關注。這其中，CuxO(1＜x＜2)作為兩元金屬氧化物中的一種，其存儲特性已經為實驗所證明[7]。目前報道的基于CuxO的電阻存儲器件的存儲單元的結構如圖1所示[5]，襯底上的器件通過W栓塞8與下層銅引線3-相連，3-上方是位于通孔7中的銅栓塞，銅栓塞起到連接上層銅引線3+和下層銅引線3-的作用，CuxO存儲介質4位于通孔7的頂部和上層銅引線3+的下方，下層銅引線3-、通孔7、上層銅引線3+周圍分別是絕緣介質層1a、1b和1c，1a與1b之間、1b與1c之間分別是用于抑制電遷移提高可靠性的蓋帽層介質(caplayer)5a和5b。這種結構很難與傳統的雙大馬士革銅互連工藝集成，而必須采用單大馬士革銅互連工藝制備。也就是不能先將通孔和溝槽全部形成后，一次性填入銅形成銅引線和銅栓塞，而必須先形成通孔，填入銅形成栓塞，再形成溝槽，填入銅形成引線。上述結構中，當電信號施加在CuxO電阻兩端，CuxO電阻會在高阻和低阻發生的轉變，從而可以存儲0和1的狀態。目前報道的用于RRAM的CuxO是采用熱氧化工藝制備的，熱氧化的速度比較慢，會產生以下問題1)如果反應時間長，作為掩膜保護局部銅不參與氧化反應的光刻膠會受到傷害，甚至完全被去掉，起不到保護作用；2)目前作為主流的低k介質通常含C，在氧化性氣氛中，C會受到損傷，導致k上升；3)如果減少氧化反應的時間，又會導致短時間內形成的很薄的薄膜中的缺陷較少，由于后續的工藝中還有高溫步驟，缺陷會進一步減小，導致存儲器的性能下降。
發明內容本發明的目的在于提供一種基于CuxO的存儲器件結構及其制備方法，以克服現有同類器件的上述不足。本發明提出的CuxO的存儲器件，是一種電阻隨機可存取的存儲器件，其結構如下作為存儲介質的CuxO位于通孔下方并深入到下層銅引線內部，下層銅引線是下電極，CuxO上方則通過位于通孔中的銅栓塞與上層銅引線相連，上層銅引線是上電極。CuxO中，1＜x≤2。上述器件中，還包括容納通孔的絕緣介質層和容納溝槽的絕緣介質層，銅栓塞和(上、下層)銅引線分別位于通孔和溝槽中，通孔和溝槽貫穿了絕緣介質層；容納通孔的絕緣介質層和容納溝槽的絕緣介質層之間有刻蝕終止層。上述器件中，銅栓塞及(上、下層)銅引線與絕緣介質層之間有擴散阻擋層金屬。上述器件中，下層銅引線與襯底間有下介質層，通孔貫穿該下介質層，下栓塞位于通孔中并與襯底的預定區域接觸，下栓塞的頂表面連接到下層銅引線。上述器件中，下層銅引線與第一地址線耦連；上層銅引線與第二地址線耦連。本發明提供以下方法形成上述存儲器件在襯底上形成下層銅引線，然后形成容納銅栓塞的通孔和容納上層銅引線的溝槽，然后在通孔下方形成深入下層銅引線內部的CuxO存儲介質，然后形成銅栓塞和上層銅引線。本發明的進一步實施還包括在襯底上形成下介質層，形成貫通下介質層以接觸襯底預定區域的下栓塞，然后在表面形成擴散阻擋層介質。形成下層銅引線，包括在襯底上形成覆蓋下栓塞的絕緣介質層，然后在絕緣介質層的預定區域貫通該層形成容納下層銅引線的溝槽，接下來在溝槽側壁沉積阻擋層和籽晶層，然后在溝槽中沉積銅，然后磨除表面多余的銅和阻擋層，形成下層銅引線，然后沉積蓋帽介質層。形成容納銅栓塞的通孔和容納上層銅引線的溝槽，包括順序形成容納銅栓塞的絕緣介質層、刻蝕終止層、容納上層銅引線的絕緣介質層，接下來在襯底的預定區域上順序構成通孔和溝槽的圖形，順序貫通容納通孔的絕緣介質層、刻蝕終止層、容納溝槽的絕緣介質層，形成填充銅栓塞的通孔和填充上層銅引線的溝槽；CuxO存儲介質是采用等離子氧化方法形成，即采用氧氣、含氧氣的混合氣體或是含氧元素的其它氣體，產生O的等離子體，O等離子體與金屬銅反應生成CuxO存儲介質薄膜。形成銅栓塞和上層銅引線，包括在通孔和溝槽側壁上形成擴散阻擋層和銅籽晶層；以及在溝槽和通孔中填充銅形成銅栓塞和上層銅引線；以及磨除表面多余的銅和擴散阻擋層；以及形成蓋帽介質層。本發明還提供一種包含本發明所述電阻隨機可取的存儲器件的系統，它包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲器；所說存儲器由本發明的電阻隨機可存取的存儲器件作為其存儲單元。該存儲單元的結構包括作為存儲介質的CuxO位于通孔正下方并深入到下層銅引線內部，下層銅引線作為下電極，CuxO上方則通過位于通孔中的銅栓塞與上層銅引線連接，上層銅引線作為上電極等等。所提供的系統，還可以包括耦連到該處理器的無線接口。圖1目前報道的基于CuxO存儲介質的RRAM存儲器件的存儲單元結構，作為存儲介質的CuxO位于通孔上部，上層銅引線下方，采用單大馬士革工藝集成，CuxO采用熱氧化技術制備圖2本發明提出的基于CuxO存儲介質的RRAM器件，作為存儲介質的CuxO位于通孔正下部，深入在下層銅引線內部，可與雙大馬士革工藝集成，CuxO采用等離子氧化技術制備圖3至圖9圖示了根據本發明的某些實施例形成基于CuxO存儲介質的電阻隨機存儲器的方法。圖10圖示了根據本發明的一個實施例的系統的一部分。圖11圖示了根據本發明的又一個實施例的系統的一部分。圖中標號1a為下介質層，1b為絕緣介質層，1c為另一絕緣介質層，1d為另一絕緣介質層，2a為擴散阻擋層，2b為擴散阻擋層，3+為上層銅引線，3-為下層銅引線，3b+為溝槽，3b-為通孔，4為存儲介質，5a為蓋帽層，5b為蓋帽層，5c為擴散阻擋層，6為刻蝕終止層，7為銅栓塞，7b為通孔，8為下栓塞，8a為擴散阻擋層，8b為通孔，9為襯底，101為控制器，102為無線接口，103為存儲器，104為I/O，105為總線，1000為系統。具體實施例方式在下文中結圖示在參考實施例中更完全地描述本發明，本發明提供優選實施例，但不應該被認為僅限于在此闡述的實施例。在圖中，為了清楚放大了層和區域的厚度，但作為示意圖不應該被認為嚴格反映了幾何尺寸的比例關系。在此，參考圖是本發明的實施例的示意圖，本發明所示的實施例不應該被認為僅限于圖中所示的區域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發明實施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為限制本發明的范圍。應當理解，當稱一個元件在“另一個元件上”或“在另一個元件上延伸”時，這個元件可以直接在“另一個元件上”或直接“在另一個元件上延伸”，或也可能存在插入元件。相反，當稱一個元件直接在“另一個元件上”或直接“在另一個元件上延伸”時，不存在插入元件。當稱一個元件與“另一個元件連接”或“與另一個元件耦接”時，這個元件可以直接連接或耦接到另一個元件，或也可以存在插入元件，相反，當稱一個元件直接與“另一個元件連接”或直接“與另一個元件耦接”時，不存在插入元件。圖2是根據本發明的一個實施例的剖面圖。其中下介質層1a在半導體襯底9(以下簡稱襯底)上形成，通孔8b是通過在1a上構圖然后刻蝕直至貫穿1a、暴露出襯底100的預定區域，下栓塞8形成在通孔8b中，下栓塞接觸襯底100的預定區域，是雜質擴散層(圖中未示出)，雜質擴散層可以是場效應晶體管的源或漏區，也可以是二極管或雙極型晶體管的一個元件。下介質層1a可以是摻雜的氧化硅層，例如摻雜磷或硼的氧化硅(BPSG)或是摻磷的氧化硅(PSG)。下栓塞8可以是導電材料，例如W，重摻雜的多晶硅，含N的導電材料，如TiN。擴散阻擋層8a是阻擋下栓塞8向介質層中擴散的導電材料，在下栓塞8為W的情形下，8a可以是Ti/TiN復合層。在下栓塞上方的平面覆蓋了擴散阻擋層5c，在5c上方是絕緣介質層1d，通孔3b-貫通1d和5c，在下栓塞上方形成容納下層銅引線的溝槽3b-，溝槽側壁上是擴散阻擋層2a，下層銅引線3-容納在溝槽3b-中。下栓塞的頂表面與擴散阻擋層2a接觸。擴散阻擋層5c可以是氮化硅或摻雜的氮化硅，或是其它對Cu的擴散有明顯阻擋作用的絕緣介質材料。絕緣介質層1d可以是氧化硅，或可以是經過摻雜的低介電常數的氧化硅，例如摻C或摻F的氧化硅，或可以是其它類型的低介電常數的絕緣介質。擴散阻擋層2a是對Cu向介質層的擴散有阻擋作用的導電材料，可以是TaN、Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。在上層銅引線3-上方的平面上自下而上依次覆蓋了蓋帽層5a、絕緣介質層1b、刻蝕終止層6、絕緣介質層1c。通孔7b貫通蓋帽層5a、絕緣介質層1b、刻蝕終止層6，容納上層銅引線的溝槽3b+貫通絕緣介質層1c。在通孔7b的正下方是CuxO存儲介質4，深入到下層銅引線3-中。在通孔7b和溝槽3b+的側壁上覆蓋了擴散阻擋層2b，CuxO存儲介質4的頂表面與擴散阻擋層2b接觸。銅栓塞7和上層銅引線3+分別容納在通孔7b和溝槽3b+中。上層銅引線3+上的表面上覆蓋了蓋帽層5b，蓋帽層介質5b中容納了貫通5b的通孔(圖中未示出)，以進一步將上層銅引線引出。蓋帽層5a可以是氮化硅介質或是摻雜的氮化硅介質，例如摻O或是摻C。或是其它對Cu的擴散有明顯阻擋作用，對銅的電遷移有明顯抑制作用的絕緣介質材料，例如CoWP。絕緣介質層1b可以是氧化硅，或可以是經過摻雜的低介電常數的氧化硅，例如摻C或摻F的氧化硅，或可以是其它類型的低介電常數的絕緣介質。刻蝕終止層6可以是氮化硅介質或是摻雜的氮化硅介質，例如摻C或是摻O，或是其它刻蝕速率與絕緣介質層1c有明顯差異的絕緣介質材料。絕緣介質層1c可以是氧化硅，或可以是經過摻雜的低介電常數的氧化硅，例如摻C或摻F的氧化硅，或可以是其它類型的低介電常數的絕緣介質。CuxO存儲介質4的成份中至少有一部分是CuxO(x小于2)，可以是CuxO(x小于2)與CuxO(x等于2)共存或者是純的CuxO(x小于2)。擴散阻擋層2b是對Cu向介質層的擴散有阻擋作用的導電材料，可以是TaN、Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。CuxO存儲介質4下表面與下層銅引線3-接觸，頂表面與上層銅引線3+連接，下層銅引線3-、上層銅引線3+分別作為CuxO存儲介質的下電極和上電極，下層銅引線3-與第一地址線耦連，上層銅引線3+與第二地址線耦連(圖中未示出)。接下來，將解釋本發明的某些實施例中形成電阻隨機存取器件的方法。圖3到圖9圖示了形成實施例的電阻隨機存取器件的方法的剖面圖。參考圖3，在襯底9上形成下介質層1a，1a可以是摻雜的氧化硅層，例如摻雜磷或硼的氧化硅(BPSG)或是摻磷的氧化硅(PSG)，可以采用化學氣相沉積并配合表面平坦化的方法制備。在形成下介質層1a之前，可以在襯底9的預定區域表成雜質擴散區(圖中未示出)，雜質擴散區可以是場效應晶體管的源、漏區，可以是二極管、雙極型晶體管的一個元件。在下介質層的預定區域構圖，以形成可以暴露出襯底預定區域的通孔8b的圖形，采用常規的各向異性刻蝕工藝貫通下介質層形成通孔8b，暴露出襯底的預定區域。然后在通孔中形成下栓塞8。本發明的某些實施例中，采用物理濺射的方法形成Ti/TiN層，然后再采用化學氣相沉積方法形成一層TiN層，然后采用化學氣相沉積方法填充通孔8b形成W栓塞，采用化學機械拋光磨除表面冗余的W和Ti/TiN，并平坦化表面，然后采用化學氣相沉積方法沉積一層阻擋層介質層5c。5c可以是氮化硅或摻雜的氮化硅。參考圖4，在下栓塞上方的平面覆蓋了擴散阻擋層5c，可以氮化硅或摻雜的氮化硅，或是其它對Cu的擴散有明顯阻擋作用的絕緣介質材料。在5c上方是絕緣介質層1d，可以是氧化硅，或可以是經過摻雜的低介電常數的氧化硅，例如摻C或摻F的氧化硅，或可以是其它類型的低介電常數的絕緣介質。在本發明的某些實施例中，5c和1d采用化學氣相沉積的方法制備。在絕緣介質層1d的預定區域構圖，形成容納下層銅引線的溝槽的圖形，然后采用刻蝕工藝貫通1d和5c，形成溝槽3b-，在本發明的某些實施例中采用常規的各向異性干法刻蝕工藝貫通1d和5c。接下來在溝槽側壁上沉積擴散阻擋層2a，可以是TaN、Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。在本發明的某些實施例中，采用物理濺射的方法沉積Ta/TaN復合層作為阻擋層。另一些實施例中采用原子層沉積的方法沉積TaN作為阻擋層。接下來在溝槽中沉積Cu形成下層銅引線。在本發明的某些實施例中，首先采用物理濺射沉積的方法在擴散阻擋層2a上沉積一層銅薄作為籽晶，然后采用電化學沉積(ECP)的方法在溝槽中填充銅，然后退火使銅的晶粒充分長大。然后采用化學機械拋光的方法磨除表面上多余的銅和阻擋層材料，形成上層銅引線。然后在表面上沉積蓋帽層5a，可以是氮化硅介質或是摻雜的氮化硅介質，例如摻O或是摻C，或是其它對Cu的擴散有明顯阻擋作用，對銅的電遷移有明顯抑制作用的絕緣介質材料，例如CoWP。在某些實施例中，采用化學氣相沉積方法制備蓋帽層5a。參考圖5，某些實施例中，在蓋帽層5a上方依次形成絕緣介質層1b、刻蝕終止層6、絕緣介質層1c、刻蝕終止層7，在某些實施例中，在蓋帽層5a上方依次形成絕緣介質層1b、刻蝕終止層6、絕緣介質層1c。可用化學氣相沉積方法形成。1b和1c可以是氧化硅，或可以是經過摻雜的低介電常數的氧化硅，例如摻C或摻F的氧化硅，或可以是其它類型的低介電常數的絕緣介質。刻蝕終止層6和7可以是氮化硅介質或是摻雜的氮化硅介質，例如摻C或是摻O，或是其它刻蝕速率與絕緣介質層1c有明顯差異的絕緣介質材料。參考圖6，本發明的進一步實施，在表面上預定區域構圖，在某些實施例中，首先形成通孔7b的圖形，然后依次貫通刻蝕終止層7、絕緣介質層1c、、刻蝕終止層6、絕緣介質層1b，形成通孔7b；接下來再次在表面預定區域構圖，形成溝槽3b+的圖形，貫通刻蝕終止層7、絕緣介質層1c，形成溝槽3b+。在本發明的一些實施例中，貫通采用常規的各向異性干法刻蝕工藝。本發明的進一步實施，在另一些實施例中，首先構圖并貫通形成溝槽3b+，然后再構圖并貫通形成通孔7b。本發明的進一步實施，在再一些實施例中，在蓋帽層5a上方依次形成絕緣介質層1b、刻蝕終止層6后，首先在6上方構圖并貫通6形成通孔的圖形，再進一步形成絕緣介質層1c、刻蝕終止層7，然后在表面構圖形成溝槽的圖形，然后再一次性貫通各層介質形成溝槽3b+和通孔7b。應當注意，形成通孔和溝槽的先后順序，不是對本發明的限制。本發明的進一步實施，接下來清洗去除刻蝕殘余物，在一些實施例中，采用首先用等離子體反應清洗再用化學溶液濕法清洗的常規工藝。然后用干法刻蝕的方法輕柔地打開蓋帽層5a，暴露出下層銅引線3-。應當注意，采用基于傳統的雙大馬士革銅互連工藝，形成通孔和溝槽的圖形，并暴露出下層銅引線，在形成方法和順序上有所變化和調整，不是對本發明的限制。本發明的進一步實施，參考圖7，用等離子氧化技術形成CuxO存儲介質4。采用氧氣，或是采用氧氣與其它氣體的混合氣體，例如氧化與氬氣、或氮氣混合，或是采用其它含氧元素的氣體作為氣源，以一定流速流入等離子產生設備的樣品室，產生O等離子體，O等離子體與暴露出的下層銅引線中的銅反應形成CuxO存儲介質。所形成的CuxO存儲介質，1＜x≤2。等離子設備例如有PECVD(等離子體增強化學氣相沉積)、高密度等離子體CVD(化學氣相沉積)、去膠機、刻蝕機設備等。本發明一些實施例中，采用等離子反應刻蝕設備，氧氣與氬氣體積比分別從1∶1到1∶20，流量范圍從5sccm至60sccm，氧化進時間范圍從2min到120min，襯底溫度范圍從室溫到200度以內，功率范圍從50w到300w，均得到具有存儲特性的CuxO存儲介質。應該指出的是，氧化條件是不同設備的具體參數和設計有關，因此不限于本發明實施例的工藝參數范圍。本發明的進一步實施，參考圖8，在溝槽3b+和通孔7b中形成銅栓塞7和上層銅引線3+。本發明的一些實施例中，首先采用物理濺射方法在溝槽3b+和通孔7b的側壁上形成擴散阻擋層2b和籽晶銅，然后采用電化學沉積方法將銅一次性填入通孔和溝槽形成銅栓塞7和上層銅引線3+。擴散阻擋層2b與CuxO存儲介質4的頂表面接觸。擴散阻擋層2b是對Cu向介質層的擴散有阻擋作用的導電材料，可以是TaN、Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。本發明的進一步實施，參考圖9，采用化學機械拋光的方法磨除表面多余的銅、阻擋層材料以及刻蝕終止層材料。然后在表面形成蓋帽層材料5b形成圖2所示的存儲器，蓋帽層介質5b中容納了貫通5b的通孔(圖中未示出)，以進一步將上層銅引線引出。CuxO存儲介質4下表面與下層銅引線3-接觸，頂表面與上層銅引線3+連接，下層銅引線3-、上層銅引線3+分別作為CuxO存儲介質的下電極和上電極，下層銅引線3-與第一地址線耦連，上層銅引線3+與第二地址線耦連(圖中未示出)。本發明的存儲器件以及制備方法可以與常規的雙大馬士革銅互連工藝兼容，即在通孔和溝槽都形成了以后，一次性將銅填入，同時形成銅栓塞和引線。此外，采用等離子氧化工藝形成CuxO存儲介質，有以下顯著優點氧化速度可以比200℃左右熱氧化的快4倍以上，氧化可在室溫下進行，易于與其它工藝步驟特別是低介電常數工藝步驟兼容。參考圖10，本發明提供的系統的一個實施例，系統1000，可包括一控制器101，輸入輸出(I/O)裝置104、存儲器103、總線105。參考圖11，本發明提供的系統的又一個實施例，系統1000，可包括一控制器101，輸入輸出(I/O)裝置104、存儲器103、總線105，還包括通過總線105彼此耦合的無線接口102。應當注意，本發明的范圍并不限于具有這些部件的任何一種或具有所有這些部件的實施例。控制器101可包括一個或多個微處理器、數字信號處理器、微控制器等。存儲器103可用存儲傳輸到系統1000或由系統1000傳送的信息，還可用于存儲指令。存儲器103可以由一種或多種不同類型的存儲器組成，例如快閃存儲器和/或包含一種如本發明所說明的存儲器件，其結構特征為作為存儲介質的CuxO位于通孔正下方并深入到下層銅引線內部，下層銅引線作為下電極，CuxO上方則通過位于通孔中的銅栓塞與上層銅引線相連，上層銅引線作為上電極。系統可使用I/O裝置104產生信息。可利用無線接口102用射頻信號將信息發送到無線通訊網絡和從無線通訊網絡接受信息。無線接口102的實例可包含天線或無線收發機，但本發明的范圍并不限于這些結構。參考文獻[1]J.Maimon，E.Spall，R.Quinn，S.Schnur，″Chalcogenide-basednonvolatilememorytechnology″，IEEEProceedingsofAerospaceConference，p.2289，2001.A.Beck，J.G.Bednorz，Ch.Gerber，C.Rossel，andD.Widmer，“Reproducibleswitchingeffectinthinoxidefilmsformemoryapplications”，Appl.Phys.Lett.Vol.77，p.139，2000；C.Y.Liu，P.H.Wu，A.Wang，W.Y.Jang，J.C.Young，K.Y.Chiu，andT.YTseng，“Bistableresistiveswitchingofasputter-depositedCr-dopedSrZrO3memoryfilm”，IEEEEDLvol.26，p.351，2005.J.R.Contreras，H.Kohlstedt，U.Pooppe，R.Waser，C.Buchal，andN.A.Pertsev，“Resistiveswitchinginmetal-ferroelectric-metaljunctions”，Appl.Phys.Lett.vol.83，p.4595，2003.A.Asamitsu，Y.Tomioka，H.Kuwahara，andY.Tokura，“Currentswitchingofresistivestatesinmagnetoresistivemanganites”，Nature(London)vol.388，p.50，1997.I.G.Baek，M.S.Lee，S.Seo，M.J.Lee，D.H.Seo，.S.Suh，J.C.Park，S.O.Park，H.S.Kim，I.K.Yoo，U-InChung，andJ.T.Moon，“Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses”，IEDMTech.Dig.p.587(2004).權利要求1.一種電阻隨機可存取存儲器件，其特征在于作為存儲介質的CuxO位于通孔正下方并深入到下層銅引線內部，下層銅引線作為下電極，CuxO上方則通過位于通孔中的銅栓塞與上層銅引線連接，上層銅引線是上電極；CuxO中，1＜x≤2。2.根據權利要求1所述的電阻隨機可存取存儲器件，其特征在于還包括容納通孔的絕緣介質層，以及容納溝槽的絕緣介質層，銅栓塞和上、下銅引線分別位于通孔和溝槽中；容納通孔的絕緣介質層與容納溝槽的絕緣介質層之間有刻蝕終止層。3.根據權利要求1所述的電阻隨機可存取存儲器件，其特征在于還包括銅栓塞與絕緣介質層之間及銅引線與絕緣介質層之間的擴散阻擋層金屬，以及在下層銅引線與襯底間的下介質層以及貫通了該下介質層的通孔，下栓塞位于通孔中并與襯底的預定區域接觸，下栓塞的頂表面連接到下層銅引線。4.根據權利要求1所述的電阻隨機可存取存儲器件，其特征在于下層銅引線與第一地址線耦連；上層銅引線與第二地址線耦連。5.一種如權利要求1所述的電阻隨機可存取存儲器件的制備方法，包括在襯底上形成下層銅引線，然后形成容納銅栓塞的通孔和容納上層銅引線的溝槽；再在通孔下方形成深入下層銅引線內部的CuxO存儲介質，最后形成銅栓塞和上層銅引線。6.根據權利要求5所述的方法，還包括在襯底上形成下介質層，以及形成貫通下介質層以接觸襯底預定區域的下栓塞，然后在表面形成擴散層介質。7.根據權利要求5所述的方法，其中，形成下層銅引線，包括在襯底上形成覆蓋下栓塞的絕緣介質層，然后在絕緣介質層的預定區域貫通該層形成容納下層銅引線的溝槽，接著以及在溝槽側壁沉積阻擋層和籽晶層；然后在溝槽中沉積銅；磨除表面多余的銅和阻擋層，形成下層銅引線，然后沉積蓋帽介質層。8.根據權利要求5所述的方法，其中，形成容納銅栓塞的通孔和容納上層銅引線的溝槽，包括依次順序形成容納銅栓塞的絕緣介質層、刻蝕終止層、容納上層銅引線的絕緣介質層；然后在襯底的預定區域上順序構成通孔和溝槽的圖形，順序貫通容納通孔的絕緣介質層、刻蝕終止層、容納溝槽的絕緣介質層，形成填充銅栓塞的通孔和填充上層銅引線的溝槽；9.根據權利要求5所述的方法，其中，形成銅栓塞和上層銅引線，包括在通孔和溝槽側壁上形成擴散阻擋層和銅籽晶層；以及在溝槽和通孔中填充銅形成銅栓塞和上層銅引線；以及磨除表面多余的銅和擴散阻擋層；以及形成蓋帽介質層。10.一種金屬制造權利要求1所述電阻隨機可存取的存儲器件的系統，包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲器；所說存儲器由權利要求1所述的電阻隨機可存取的存儲器件作為其存儲單元。全文摘要本發明屬微電子
技術領域：
，具體是一種采用Cu文檔編號H01L27/24GK1976082SQ200610147669公開日2007年6月6日申請日期2006年12月21日優先權日2006年12月21日發明者林殷茵,陳邦明申請人:復旦大學