專(zhuān)利名稱(chēng)：有選擇的反窄寬度效應(yīng)的dram單元結(jié)構(gòu)及其生成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路以及其用于半導(dǎo)體器件制造的處理。更具體地， 本發(fā)明提供了 一種制造隔離結(jié)構(gòu)的方法和結(jié)構(gòu)，其中所述隔離結(jié)構(gòu)用于動(dòng) 態(tài)隨^M!"取存儲(chǔ)器件，即通常所說(shuō)的DRAM。但是應(yīng)認(rèn)識(shí)到，本發(fā)明具有 更廣闊的應(yīng)用范圍。
背景技術(shù)：
集成電路已經(jīng)從制造在單個(gè)硅芯片上的少數(shù)互連器件發(fā)展成為數(shù) 百萬(wàn)個(gè)器件。常規(guī)集成電路提供的性能和復(fù)雜度已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)了最初的 想象。為了改進(jìn)復(fù)雜度和電路密度(即，能夠被封裝在給定芯片面積上 的器件數(shù))，最小器件特征尺寸，也稱(chēng)為器件"幾何形狀"，已經(jīng)隨著每 一代集成電路而變得更小。
增加電路密度不僅改進(jìn)了集成電路的復(fù)雜度和性能，還為消費(fèi)者提 供了成本更低的零件。集成電路或芯片制造設(shè)備將花費(fèi)幾億甚至是幾十 億美元。每個(gè)制造設(shè)備都將具有一定的晶片生產(chǎn)量，并且在每個(gè)晶片上 都將有一定數(shù)量的集成電路。因此，通過(guò)使集成電路的各個(gè)器件更小， 就可以在每個(gè)晶片上制造更多的器件，從而增加制造設(shè)備的產(chǎn)量。使器
件更小是非常有挑戰(zhàn)性的，因?yàn)樵诩芍圃熘杏玫降拿總€(gè)工藝都是有局 限的。也就是說(shuō)， 一個(gè)給定的工藝一般只向下工作到某一特征尺寸，并 且然后該工藝或器件配置就需要變化。另外，由于器件要求越來(lái)越快的 設(shè)計(jì)，因此對(duì)于某些常規(guī)工藝和材料也存在工藝限制。
該工藝的 一個(gè)實(shí)例是制造用于存儲(chǔ)器器件，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ) 器集成電路，的隔離結(jié)構(gòu)，除了別的以外，這樣的隔離結(jié)構(gòu)包括通常被 稱(chēng)為L(zhǎng)OCOS的硅的局部氧化以及被稱(chēng)為STI的淺溝槽隔離。雖然這樣 的設(shè)計(jì)已經(jīng)取得了顯著的進(jìn)步，但是仍有許多局限，僅作為實(shí)例，這些 設(shè)計(jì)必須變得越來(lái)越小，但是仍提供電隔離特性。另外，這些隔離結(jié)構(gòu) 經(jīng)常很難被制造，并且一般都要求復(fù)雜的制造工藝和結(jié)構(gòu)。此外，這些 存儲(chǔ)器器件經(jīng)常存在通常稱(chēng)為INWE的所謂的反窄寬度效應(yīng)問(wèn)題。將在整個(gè)說(shuō)明書(shū)且更具體地是在以下對(duì)這些以及其他局限進(jìn)行更詳細(xì)的描 述。
從上面可以看出，需要有一種用于處理半導(dǎo)體器件的改進(jìn)的方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了對(duì)用于半導(dǎo)體器件制造的集成電路進(jìn)行處理的 技術(shù)。更具體地，本發(fā)明提供了一種制造用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件-
即通常所說(shuō)的DRAM-的隔離結(jié)構(gòu)的方法和結(jié)構(gòu)。但是應(yīng)理解，本發(fā) 明具有更廣闊的應(yīng)用范圍。
在一具體實(shí)施例中，本發(fā)明提供了一種用于淺溝槽隔離結(jié)構(gòu)的方 法，所述淺溝槽隔離結(jié)構(gòu)用于集成電路，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件。 所述方法包括提供半導(dǎo)體襯底，例如硅晶片。所述方法形成覆蓋所述半 導(dǎo)體襯底的緩沖氧化物層，并形成覆蓋所述緩沖氧化物層的塾氮化物 層。所述方法還包括圖案化所述墊氮化物層，以暴露對(duì)應(yīng)于溝槽區(qū)的半 導(dǎo)體襯底的一部分。所述方法使用圖案化的墊氮化物層、用小于45度 的注入角來(lái)注入P型材料，以形成圍繞溝槽區(qū)周?chē)淖⑷雲(yún)^(qū)。所述方法 包括形成覆蓋圖案化的氮化物層以及半導(dǎo)體襯底的注入?yún)^(qū)的氧化物材 料覆蓋層。所述方法有選擇地去除氧化物材料，以留下面對(duì)半導(dǎo)體襯底 的暴露部分的所述墊氮化物層的邊緣上的側(cè)壁間隔物層。所述方法使用 圖案化的墊氮化物以及側(cè)壁間隔物作為保護(hù)層，并且對(duì)所述半導(dǎo)體襯底 的暴露部分進(jìn)行蝕刻，以在半導(dǎo)體襯底內(nèi)形成溝槽區(qū)。優(yōu)選地，所述溝 槽區(qū)的深度不大于2500埃，下寬度小于0.13微米，并且上寬度小于0.13 微米。有選擇地去除墊氮化物邊緣上的側(cè)壁間隔物。所述方法在溝槽區(qū) 的邊緣上進(jìn)行軟蝕刻，以使得所述邊緣變圓。優(yōu)選地，減小尖銳邊緣(例 如90度角或薄角區(qū)(例如0.01nm或更小))，以使得溝槽區(qū)外圍上的邊 緣變圓。所述方法進(jìn)行高密度等離子體化學(xué)氣相沉積工藝，以用介電材 料來(lái)填充所述溝槽區(qū)。所述方法對(duì)高密度等離子體化學(xué)氣相沉積工藝介 電材料進(jìn)行平坦化，直到露出圖案化的墊氮化物層的一部分。所述圖案 化的墊氮化物層被剝離。所述方法在半導(dǎo)體襯底內(nèi)形成P阱區(qū)，并使用 含硼物質(zhì)在半導(dǎo)體襯底內(nèi)形成溝道區(qū)。
在一個(gè)替選的具體實(shí)施例中，本發(fā)明提供了一種用于淺溝槽隔離結(jié)構(gòu)的方法，所述結(jié)構(gòu)用于集成電路，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件。所述 方法包括提供半導(dǎo)體襯底，例如硅晶片。所述方法形成覆蓋半導(dǎo)體襯底 的緩沖氧化物層，并形成覆蓋所述緩沖氧化物層的墊氮化物層。所述方 法還包括圖案化墊氮化物層，以暴露對(duì)應(yīng)于溝槽區(qū)的半導(dǎo)體襯底的一部
分。優(yōu)選地，所述溝槽區(qū)的下寬度小于0.13微米且上寬度小于0.13微 米。所述方法使用圖案化的墊氮化物層、用小于45度的注入角來(lái)注入P 型材料，以形成圍繞溝槽區(qū)周?chē)?例如連續(xù)的)注入?yún)^(qū)。所述方法包 括形成覆蓋圖案化的氮化物層以及半導(dǎo)體襯底的注入?yún)^(qū)的氧化物材料 覆蓋層。所述方法有選擇地去除氧化物層材料，以留下面對(duì)半導(dǎo)體襯底 的暴露部分的所述墊氮化物層邊緣上的側(cè)壁間隔物。所述方法使用圖案 化的墊氮化物以及側(cè)壁間隔物作為保護(hù)層對(duì)半導(dǎo)體襯底的暴露部分進(jìn) 行蝕刻，以在半導(dǎo)體襯底內(nèi)形成溝槽區(qū)。有選擇地去除墊氮化物邊緣上 的側(cè)壁間隔物。所述方法在溝槽區(qū)的邊緣上進(jìn)行軟蝕刻，以使得所述邊 緣變圓，所述變圓邊緣的曲率半徑大于約0.02pm。所述方法進(jìn)行高密 度等離子體化學(xué)氣相沉積工藝以填充所述溝槽區(qū)，并且對(duì)所述高密度等 離子體化學(xué)氣相沉積的介電材料進(jìn)行平坦化以暴露圖案化的墊氮化物 層。所述圖案化的墊氮化物層被剝離。所述方法在半導(dǎo)體襯底內(nèi)形成P 阱區(qū)，并且使用含硼物質(zhì)在半導(dǎo)體襯底內(nèi)形成溝道區(qū)。優(yōu)選地，所述注 入?yún)^(qū)具有大于注入到溝道區(qū)中的雜質(zhì)量的2倍的選擇濃度。
在另一個(gè)替選具體實(shí)施例中，本發(fā)明提供了一種用于集成電路的淺 溝槽隔離結(jié)構(gòu)。所述結(jié)構(gòu)包括半導(dǎo)體襯底以及覆蓋所述半導(dǎo)體襯底的緩 沖氧化物層。墊氮化物層覆蓋緩沖氧化物層。形成圍繞溝槽區(qū)周?chē)淖?入?yún)^(qū)。在半導(dǎo)體襯底內(nèi)形成溝槽區(qū)。所述溝槽區(qū)的下寬度小于0.13微米 且上寬度小于0.13微米。變圓邊緣區(qū)位于圍繞所述溝槽區(qū)外圍的半導(dǎo)體 襯底的一部分內(nèi)。變圓邊緣的曲率半徑大于約0.02|im。在溝槽區(qū)內(nèi)形 成平坦化高密度等離子體填充材料。所述結(jié)構(gòu)具有在半導(dǎo)體襯底內(nèi)并且 與所述溝槽區(qū)的附近鄰接的P阱區(qū)。溝道區(qū)處于所述半導(dǎo)體襯底內(nèi)的P 阱區(qū)內(nèi)。所述注入?yún)^(qū)的濃度大于注入到溝道區(qū)中的雜質(zhì)量的2倍。
通過(guò)本發(fā)明實(shí)現(xiàn)了勝于常規(guī)方法的許多好處。例如，本技術(shù)很容易 就可以使用依賴(lài)于常規(guī)技術(shù)的工藝。在一些實(shí)施例中，所述方法提供了 更高的以每晶片的晶粒(die)數(shù)表示的器件產(chǎn)量。另外，所述方法還 提供了與常規(guī)工藝技術(shù)兼容的工藝，而無(wú)需對(duì)常規(guī)設(shè)備和工藝進(jìn)行實(shí)質(zhì)性修改。優(yōu)選地，本發(fā)明提供了用于0.13微米及更小的設(shè)計(jì)規(guī)則的改進(jìn) 的工藝集成。另外，本發(fā)明提供了可以實(shí)現(xiàn)改進(jìn)的電特性的隔離結(jié)構(gòu)。 優(yōu)選地，本發(fā)明可以防止通常稱(chēng)為INWE的反窄寬度效應(yīng)。在某些實(shí)施 例中，本發(fā)明在使用少量溝道劑量的情況下提供了較高的閾值電壓。常 規(guī)器件中更大的溝道劑量導(dǎo)致動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的溝道與存儲(chǔ)節(jié) 點(diǎn)之間較高電場(chǎng)。所述較高電場(chǎng)通常是不希望的。本發(fā)明可以實(shí)現(xiàn)存儲(chǔ) 節(jié)點(diǎn)與溝道之間較低的電場(chǎng)，這提供了改進(jìn)的數(shù)據(jù)保持。根據(jù)所述實(shí)施 例，可以實(shí)現(xiàn)這些好處中的一個(gè)或多個(gè)。這些以及其他好處將在整個(gè)說(shuō) 明書(shū)中且更具體地是在以下進(jìn)行更詳細(xì)地描述。
參考隨后的詳細(xì)說(shuō)明以及附圖，本發(fā)明的各種另外的目的、特征以 及優(yōu)點(diǎn)將會(huì)變得更易于理解。


圖1至10為說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造用于動(dòng)態(tài)隨機(jī)存 取存儲(chǔ)器件的隔離結(jié)構(gòu)的方法的簡(jiǎn)化圖11為根據(jù)本發(fā)明的一個(gè)實(shí)施例的隔離結(jié)構(gòu)的簡(jiǎn)化頂視圖；以及
圖12為根據(jù)本發(fā)明的一個(gè)實(shí)施例的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的閾值
電壓與溝道寬度關(guān)系的曲線的筒化圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供了對(duì)用于半導(dǎo)體器件制造的集成電路進(jìn)行處理的 技術(shù)。更具體地，本發(fā)明了提供了一種制造隔離結(jié)構(gòu)的方法和結(jié)構(gòu)，其
中所述隔離結(jié)構(gòu)用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件，即通常所說(shuō)的DRAM。 但是應(yīng)理解，本發(fā)明具有更廣闊的應(yīng)用范圍。
制造用于集成電路的淺溝槽隔離結(jié)構(gòu)的方法可以簡(jiǎn)單概括如下。
1. 提供半導(dǎo)體襯底，例如硅晶片；
2. 形成覆蓋半導(dǎo)體襯底的緩沖氧化物層；
3. 形成覆蓋緩沖氧化物層的墊氮化物層；4. 圖案化墊氮化物層，以暴露對(duì)應(yīng)于溝槽區(qū)的半導(dǎo)體襯底的一部
分；
5. 使用圖案化的墊氮化物層作為掩蔽材料、以小于45度的注入角來(lái) 注入P型材料，以形成圍繞溝槽區(qū)周?chē)淖⑷雲(yún)^(qū)；
6. 形成覆蓋半導(dǎo)體襯底的注入?yún)^(qū)以及圖案化的氮化物層的氧化物 材料覆蓋層；
7. 有選擇地去除氧化物層材料，以留下面對(duì)半導(dǎo)體襯底的暴露部分 的墊氮化物層的邊緣上的側(cè)壁間隔物；
8. 使用圖案化的墊氮化物以及側(cè)壁間隔物作為保護(hù)層；
9. 對(duì)半導(dǎo)體襯底的暴露部分進(jìn)行蝕刻，以在半導(dǎo)體襯底中形成溝槽
區(qū)；
10. 有選擇地去除墊氮化物邊緣上的側(cè)壁間隔物；
11. 在溝槽區(qū)的邊緣上進(jìn)行軟蝕刻，以使得所述邊緣變圓，所述邊 緣的曲率半徑大于約0.02pm;
12. 進(jìn)行高密度等離子體化學(xué)氣相沉積工藝以填充溝槽區(qū)；
13. 對(duì)高密度等離子體化學(xué)氣相沉積的介電材料進(jìn)行平坦化，直到 露出圖案化的墊氮化物層的一部分；
14. 剝離圖案化的墊氮化物層；
15. 在半導(dǎo)體襯底中形成P阱區(qū)；
16. 在半導(dǎo)體襯底中使用含硼物質(zhì)形成溝道區(qū)，因此注入?yún)^(qū)具有大于 注入到溝道區(qū)中的雜質(zhì)量的2倍的選擇濃度；
17. 根據(jù)需要進(jìn)行其他步驟。
以上步驟序列提供了 一種根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法。如所 示，該方法使用了步驟組合，所述步驟包括形成動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件 的隔離區(qū)的方式。當(dāng)然，在不背離這里的權(quán)利要求的范圍的情況下，也可以提供其中增加了步驟、去除了一個(gè)或多個(gè)步驟或者以不同序列提供 了 一個(gè)或多個(gè)步驟的其他替選。可以在整個(gè)說(shuō)明書(shū)且更具體地是在以下 找到本方法的進(jìn)一步細(xì)節(jié)。
圖1至10為說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造用于動(dòng)態(tài)隨機(jī)存
取存儲(chǔ)器件的隔離結(jié)構(gòu)的方法的簡(jiǎn)化圖，其中圖l示出緩沖氧化+墊氮
化物沉積+STI圖案限定^氮化物和氧化物干蝕刻"^PR剝離的過(guò)程， 圖2示出STI角注入(硼，傾斜)+注入退火(RTA或爐內(nèi)退火)的 過(guò)程，圖3示出間隔物氧化物沉積的過(guò)程，圖4示出間隔物氧化物干蝕 刻的過(guò)程，圖5示出硅千蝕刻的過(guò)程，圖6示出用于間隔物氧化物去除 的濕蝕刻^硅軟干蝕刻的過(guò)程，其中軟蝕刻的目的是使得STI頂角變 圓，圖7示出間隙填充材料沉積(HDP)今STI CMP的過(guò)程，圖8示 出氧化物濕蝕刻(用于控制有效的Fox高度)今墊氮化物濕蝕刻(熱 H3P04)的過(guò)程，圖9示出通過(guò)注入的阱和溝道形成的過(guò)程，圖10示 出柵氧化物預(yù)清洗今柵氧化今柵材料沉積的過(guò)程。這些圖僅僅是實(shí)例， 其不應(yīng)過(guò)度限制這里的權(quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)理解其 他變化、修改以及替選。如所示，方法IOO包括提供半導(dǎo)體襯底101， 例如硅晶片、絕緣體上硅。所述方法形成覆蓋半導(dǎo)體襯底的緩沖氧化物 層103(例如，熱氧化物)，并且形成覆蓋緩沖氧化物層的墊氮化物層 105 (或其他類(lèi)似材料)。所述方法還包括圖案化墊氮化物層，以暴露對(duì) 應(yīng)于溝槽區(qū)的半導(dǎo)體襯底的一部分109。圖案化工藝使用光刻層107, 使用了公知的方法來(lái)提供所述光刻層107。
參考圖2，所述方法使用圖案化的墊氮化物層來(lái)注入P型材料201。 優(yōu)選地，所述方法用小于45度或其他的注入角來(lái)形成圍繞溝槽區(qū)周?chē)?的注入?yún)^(qū)103。優(yōu)選地，P型材料的注入使用濃度范圍從大約l.Oell至 大約5.0el3原子/平方厘米以及在30keV或其他適當(dāng)能量的含礴雜質(zhì)。 優(yōu)選地，注入?yún)^(qū)經(jīng)受退火，包括快速熱退火和/或爐內(nèi)退火203。快速熱 退火在大約850r至大約1050t:的溫度進(jìn)行，但也可以在其他溫度進(jìn)行。 爐內(nèi)退火在大約850匸進(jìn)行大約IO至大約20分鐘。
如圖3中所示，所述方法包括形成覆蓋圖案化的氮化物層以及半導(dǎo) 體襯底的注入?yún)^(qū)303的氧化物材料覆蓋層301。使用CVD工藝來(lái)形成 覆蓋氧化物層，并且覆蓋氧化物層的厚度為大約100和500埃。所述方法有選擇地去除氧化物材料，以留下面對(duì)半導(dǎo)體襯底的暴露部分的墊氮
化物層的邊緣上的側(cè)壁間隔物401 (圖4)。優(yōu)選地，使用了各向異性刻 蝕技術(shù)。各向異性刻蝕技術(shù)在等離子體環(huán)境下使用含合適物質(zhì)的物質(zhì)。
如圖5中所示，所述方法使用圖案化的墊氮化物以及側(cè)壁間隔物作 為保護(hù)層，對(duì)半導(dǎo)體襯底的暴露部分501進(jìn)行蝕刻，以在半導(dǎo)體襯底中 形成溝槽區(qū)。優(yōu)選地，溝槽區(qū)的深度不大于2500埃，下寬度小于0.13 微米，并且上寬度小于0.13微米。如圖6所示，有選擇地去除墊氮化物 邊緣上的側(cè)壁間隔物。接下來(lái)，所述方法對(duì)溝槽區(qū)的邊緣進(jìn)行軟蝕刻以 使得所述邊緣變圓，所述邊緣的曲率半徑大于約0.02pm。使用各向異 性干刻蝕工藝來(lái)進(jìn)行軟蝕刻。所述軟蝕刻包括使用含氟物質(zhì)的等離子體 蝕刻工藝。
參考圖7，所述方法進(jìn)行高密度等離子體化學(xué)氣相沉積工藝，以便 用介電材料701來(lái)填充溝槽區(qū)。介電材料可以為任何適當(dāng)?shù)慕^緣材料， 如氧化物、CVD氧化物等。標(biāo)號(hào)703表示在其中停止進(jìn)行化學(xué)機(jī)械拋 光工藝的區(qū)域。接下來(lái)，所述方法通過(guò)化學(xué)機(jī)械拋光對(duì)高密度等離子體 化學(xué)氣相沉積工藝產(chǎn)生的絕緣層進(jìn)行平坦化，以暴露圖案化的墊氮化物 層。剝離圖案化的墊氮化物層。如所示，絕緣填充材料的有效高度803 高于墊氧化物層。也就是說(shuō)，表面區(qū)805在表面區(qū)801的上面突出一定 高度。
參考圖9,所述方法在半導(dǎo)體村底中形成P阱區(qū)903。在一具體實(shí) 施例中，使用含磷物質(zhì)的P阱區(qū)在大約150至250keV的能量、以10 x 1012原子/平方厘米提供。所述方法還使用含硼物質(zhì)在半導(dǎo)體襯底中形 成溝道區(qū)901。在一具體實(shí)施例中，溝道區(qū)在范圍大約30keV至大約 40keV的能量、以1.5xl0"原子/平方厘米提供。優(yōu)選地，注入?yún)^(qū)具有 大于注入到溝道區(qū)中的雜質(zhì)量的2倍的選擇濃度。所述方法進(jìn)行柵氧化 物層預(yù)清洗工藝，隨后對(duì)柵氧化物層1001進(jìn)行熱氧化。柵電極區(qū)1003 覆蓋柵氧化物層。形成覆蓋柵電極區(qū)的氮化物蓋層1005。使用其他步驟 來(lái)完成所述半導(dǎo)體集成電路。以下提供了圖IO的結(jié)構(gòu)的頂視圖的細(xì)節(jié)。
圖11為才艮據(jù)本發(fā)明的一個(gè)實(shí)施例的隔離結(jié)構(gòu)的簡(jiǎn)化頂視圖1100。 該圖僅僅是實(shí)例，其不應(yīng)過(guò)度限制這里的權(quán)利要求的范圍。本領(lǐng)域普通
12技術(shù)人員應(yīng)理解其他變化、修改以及替選。如所示，隔離結(jié)構(gòu)1100包 圍有源區(qū)1101。柵電極1103穿過(guò)有源區(qū)以及隔離結(jié)構(gòu)的一部分。參考 線A至A，說(shuō)明了先前圖的截面圖。本發(fā)明得到基本上不受常規(guī)技術(shù)局 限的影響的器件。
圖12為根據(jù)本發(fā)明的一個(gè)實(shí)施例的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的闞值 電壓與溝道寬度關(guān)系的曲線1200的簡(jiǎn)化圖。該圖僅僅是實(shí)例，其不應(yīng) 過(guò)度限制這里的權(quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)理解其他變 化、修改以及替選。如所示，該圖包括沿著圖示豎直軸的電壓1201，其 與水平軸1203上的溝道寬度相對(duì)。所得結(jié)構(gòu)在電壓閾值Vt 1208工作， 并且在反窄寬度效應(yīng)區(qū)1211或窄寬度效應(yīng)區(qū)1209中不工作，反窄寬度 效應(yīng)區(qū)1211和窄寬度效應(yīng)區(qū)1209的特征在于低電壓估值。優(yōu)選地，本 注入?yún)^(qū)保持大約200毫伏的所得晶體管的閾值電壓，以便于不受反窄寬 度效應(yīng)的影響。
可以理解，這里描述的實(shí)例和實(shí)施例僅用于說(shuō)明的目的，根據(jù)它的 各種修改或變化將由本領(lǐng)域技術(shù)人員想到，并且應(yīng)包括在本申請(qǐng)的精神 和范圍以及所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于淺溝槽隔離結(jié)構(gòu)的方法，其中所述淺溝槽結(jié)構(gòu)用于集成電路，所述方法包括提供半導(dǎo)體襯底；形成覆蓋所述半導(dǎo)體襯底的緩沖氧化物層；形成覆蓋所述緩沖氧化物層的墊氮化物層；圖案化所述墊氮化物層，以暴露對(duì)應(yīng)于溝槽區(qū)的所述半導(dǎo)體襯底的一部分；使用所述圖案化的墊氮化物層作為保護(hù)掩模層、同時(shí)用小于45度的注入角來(lái)將P型材料注入到所述半導(dǎo)體襯底的一部分中，以在所述半導(dǎo)體襯底的所述部分中形成圍繞所述溝槽區(qū)周?chē)淖⑷雲(yún)^(qū)；形成覆蓋所述圖案化的氮化物層以及所述半導(dǎo)體襯底的注入?yún)^(qū)的氧化物材料覆蓋層；有選擇地去除所述氧化物材料，以留下面對(duì)所述半導(dǎo)體襯底的暴露部分的所述墊氮化物層的邊緣上的側(cè)壁間隔物；使用所述圖案化的墊氮化物以及側(cè)壁間隔物作為保護(hù)層；同時(shí)使用所述圖案化的墊氮化物以及側(cè)壁間隔物作為所述保護(hù)層來(lái)對(duì)所述半導(dǎo)體襯底的暴露部分進(jìn)行蝕刻，以在所述半導(dǎo)體襯底中形成溝槽區(qū)，所述溝槽區(qū)包括限定所述半導(dǎo)體襯底表面上的溝槽區(qū)的尖銳邊緣區(qū)；有選擇地去除所述墊氮化物邊緣上的側(cè)壁間隔物；在所述溝槽區(qū)的邊緣上進(jìn)行軟蝕刻，以減小尖銳邊緣區(qū)上的曲率半徑，從而使得所述尖銳邊緣區(qū)變圓；進(jìn)行高密度等離子體化學(xué)氣相沉積工藝，以用介電材料來(lái)填充所述溝槽區(qū)；對(duì)所述高密度等離子體化學(xué)氣相沉積的介電材料進(jìn)行平坦化，直到露出所述圖案化的墊氮化物層的一部分；剝離所述圖案化的墊氮化物層；在所述溝槽區(qū)附近內(nèi)的半導(dǎo)體襯底中形成P阱區(qū)；以及使用含硼物質(zhì)在所述半導(dǎo)體襯底中的P阱區(qū)中形成溝道區(qū)，所述溝道區(qū)在范圍從大約30keV至大約40keV的能量、以1.5×1013原子/平方厘米提供。
2. 根據(jù)權(quán)利要求1的方法，其中在30keV進(jìn)行所述使用含磷雜質(zhì) 的P型材料注入。
3. 根據(jù)權(quán)利要求l的方法，其中所述圓邊緣的曲率半徑大于 0.02阿。
4. 根據(jù)權(quán)利要求l的方法，其中所述軟蝕刻包括使用含氟物質(zhì)的 等離子體蝕刻工藝。
5. 根據(jù)權(quán)利要求l的方法，還包括在所述溝道區(qū)上形成柵結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求5的方法，還包括形成覆蓋所述柵結(jié)構(gòu)的蓋氮化 物層。
7. 根據(jù)權(quán)利要求l的方法，其中所述溝槽區(qū)的深度不大于2500埃， 下寬度小于0.13微米，并且上寬度小于0.13微米。
8. 根據(jù)權(quán)利要求l的方法，還包括對(duì)所述高密度等離子體化學(xué)氣 相沉積材料進(jìn)行濕蝕刻，以減小所述半導(dǎo)體襯底的上表面附近內(nèi)的區(qū)域 的高度。
9. 根據(jù)權(quán)利要求l的方法，其中所述注入?yún)^(qū)保持大約200毫伏的 所得晶體管的閾值電壓，以便于不受反窄寬度效應(yīng)的影響。
10. 根據(jù)權(quán)利要求l的方法，其中所述注入?yún)^(qū)的濃度大于對(duì)溝道區(qū) 注入的雜質(zhì)量的2倍。
11. 根據(jù)權(quán)利要求l的方法，其中所述使用含磷物質(zhì)的P阱區(qū)在大 約150至250keV的能量以10 x 1012原子/平方厘米提供。
12. —種用于淺溝槽隔離結(jié)構(gòu)的方法，其中所述淺溝槽結(jié)構(gòu)用于集 成電路，所述方法包括提供半導(dǎo)體襯底；形成覆蓋所述半導(dǎo)體襯底的緩沖氧化物層；形成覆蓋所述緩沖氧化物層的墊氮化物層；圖案化所述墊氮化物層，以暴露對(duì)應(yīng)于溝槽區(qū)的所述半導(dǎo)體襯底的一部分；使用所述圖案化的墊氮化物層、用小于45度的注入角來(lái)注入P型 材料，以形成圍繞所述溝槽區(qū)周?chē)淖⑷雲(yún)^(qū)；形成覆蓋所述圖案化的氮化物層以及所述半導(dǎo)體襯底的注入?yún)^(qū)的 氧化物材料覆蓋層；有選擇地去除所述氧化物材料，以留下面對(duì)所述半導(dǎo)體襯底的暴露 部分的所述墊氮化物層的邊緣上的側(cè)壁間隔物；使用所述圖案化的墊氮化物以及側(cè)壁間隔物作為保護(hù)層；同時(shí)使用所述圖案化的墊氮化物以及側(cè)壁間隔物作為所述保護(hù)層， 對(duì)所述半導(dǎo)體襯底的暴露部分進(jìn)行蝕刻，以在所述半導(dǎo)體襯底內(nèi)形成溝 槽區(qū)，所述溝槽區(qū)的下寬度小于0.13微米且上寬度小于(U3微米；有選擇地去除墊氮化物邊緣上的側(cè)壁間隔物；在所述溝槽區(qū)的邊緣上進(jìn)行軟蝕刻，以使得所述邊緣變圓，所述變 圓邊緣的曲率半徑大于約0.02nm;進(jìn)行高密度等離子體化學(xué)氣相沉積工藝，以填充所述溝槽區(qū)；對(duì)所述高密度等離子體化學(xué)氣相沉積的介電材料進(jìn)行平坦化，直到 露出所述圖案化的墊氮化物層的一部分；剝離所述圖案化的墊氮化物層；在所述半導(dǎo)體襯底內(nèi)形成P阱區(qū)；以及使用含硼物質(zhì)在所述半導(dǎo)體襯底內(nèi)形成溝道區(qū)，所述溝道區(qū)在大約 40keV的能量、以1.5 x 1013原子/平方厘米提供；其中所述注入?yún)^(qū)具有大于注入到所述溝道區(qū)中的雜質(zhì)量的2倍的選 擇濃度。
13. 根據(jù)權(quán)利要求12的方法，其中在30keV進(jìn)行所述注入。
14. 根據(jù)權(quán)利要求12的方法，其中所述軟蝕刻包括使用含氟物質(zhì)的 等離子體蝕刻工藝，因此所述軟蝕刻去除小于500埃的所述半導(dǎo)體襯底 的一部分。
15. 根據(jù)權(quán)利要求12的方法，還包括在注入P型材料之后進(jìn)行退 火工藝，所述退火工藝包括快速熱退火以及爐內(nèi)退火。
16. 根據(jù)權(quán)利要求15的方法，還包括形成覆蓋所述柵結(jié)構(gòu)的蓋氮化物層。
17. 根據(jù)權(quán)利要求12的方法，其中所述溝槽區(qū)的深度不大于2500 埃，下寬度小于0.13微米，并且上寬度小于0.13微米。
18. 根據(jù)權(quán)利要求12的方法，還包括對(duì)所述高密度等離子體化學(xué) 氣相沉積材料進(jìn)行濕蝕刻，以減小所述半導(dǎo)體襯底的上表面附近內(nèi)的區(qū) 域的高度。
19. 根據(jù)權(quán)利要求12的方法，其中所述注入?yún)^(qū)保持大約200亳伏 的所得晶體管的閾值電壓，以便于不受反窄寬度效應(yīng)的影響。
20. —種用于集成電路的淺溝槽隔離結(jié)構(gòu)，包括 半導(dǎo)體襯底；覆蓋所述半導(dǎo)體襯底的緩沖氧化物層； 覆蓋所述緩沖氧化物層的墊氮化物層； 圍繞所述溝槽區(qū)周?chē)淖⑷雲(yún)^(qū)；所述半導(dǎo)體襯底內(nèi)的溝槽區(qū)，所述溝槽區(qū)的下寬度小于0.13微米且 上寬度小于0.13微米；包圍所述溝槽區(qū)外圍的所述半導(dǎo)體襯底的一部分中的變圓邊緣區(qū)， 所述變圓邊緣的曲率半徑大于約0.02jim;所述溝槽區(qū)內(nèi)的平坦化的高密度等離子體填充材料；在所述半導(dǎo)體襯底內(nèi)并且與所述溝槽區(qū)的附近鄰接的P阱區(qū)；以及所述半導(dǎo)體襯底內(nèi)的P阱區(qū)內(nèi)的溝道區(qū)；其中所述注入?yún)^(qū)的濃度大于注入到所述溝道區(qū)中的雜質(zhì)量的2倍。
全文摘要
本發(fā)明提供了一種有選擇的反窄寬度效應(yīng)的DRAM單元結(jié)構(gòu)及其生成方法。一種用于集成電路的淺溝槽隔離結(jié)構(gòu)。該結(jié)構(gòu)包括半導(dǎo)體襯底以及覆蓋半導(dǎo)體襯底的緩沖氧化物層。墊氮化物層覆蓋緩沖氧化物層。形成圍繞溝槽區(qū)周?chē)淖⑷雲(yún)^(qū)。在半導(dǎo)體襯底內(nèi)形成溝槽區(qū)。溝槽區(qū)的下寬度小于0.13μm且上寬度小于0.13μm。變圓邊緣區(qū)位于包圍溝槽區(qū)外圍的半導(dǎo)體襯底的一部分中。變圓邊緣的曲率半徑大于約0.02μm。在溝槽區(qū)內(nèi)形成平坦化的高密度等離子體填充材料。所述結(jié)構(gòu)具有半導(dǎo)體襯底內(nèi)并且與溝槽區(qū)的附近鄰接的P阱區(qū)。溝道區(qū)位于半導(dǎo)體襯底內(nèi)的P阱區(qū)內(nèi)。注入?yún)^(qū)的濃度大于注入到溝道區(qū)中的雜質(zhì)量的2倍。
文檔編號(hào)H01L21/70GK101621029SQ20081004029
公開(kāi)日2010年1月6日 申請(qǐng)日期2008年7月3日 優(yōu)先權(quán)日2008年7月3日
發(fā)明者楊海玩 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司