專利名稱：封裝基板及其制法的制作方法
技術領域：
本發明涉及一種半導體封裝基板，尤指一種可保持線路完整的封裝基板及其制法。
背景技術：
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，所以朝著降低承載芯片的封裝基板的厚度發展。因此，于制作封裝基板的過程中，通過于厚度較薄的芯層上進行線路制作，但若封裝基板厚度過薄，則將導致生產作業性不佳，例如:該封裝基板于各工藝作業站中移動時容易卡板，而不利于生產，又即使能夠生產，在運送或封裝時也容易因厚度太薄而彎翹或破裂，導致無法使用或產品不良。因此,業界遂發展出SLP(Small Leadless Package)技術,也就是說,于制作封裝基板時，于其一側增加承載件，再于模壓工藝后移除該承載件，不僅可滿足微小化的需求，且利于量產，以降低生產成本。如圖1A所示，SLP技術所用的封裝基板I包括:表面依序具有第一與第二壓合銅層101，102的承載件10、及設于該第二壓合銅層102上的基板本體la。其中，該第一與第二壓合銅層101，102為真空壓合。此外，該基板本體Ia包含:電鍍形成于該第二壓合銅層102上的第一線路層11、設于該第二壓合銅層102與該第一線路層11上的介電層12、電鍍形成于該介電層12上的第二線路層13、電鍍形成于該介電層12中以電性連接該第一及第二線路層11，13的導電盲孔14、以及設于該介電層12與該第二線路層13上的絕緣保護層15。如圖1B所示，借由破除真空的工藝，剝除該第一壓合銅層101，使該第一與第二壓合銅層101，102分離，以移除該承載件10。然而，現有封裝基板I的第一線路層11為電鍍銅材，所以該第一線路層11(電鍍銅)與第二壓合銅層102 (壓合銅)的結合力大于該第一線路層11(電鍍銅)與該介電層
12(非金屬材質)的結合力。當剝除該第一壓合銅層101時，該第一壓合銅層101會將該第二壓合銅層102a的邊緣部分一并移除，此時，該第二壓合銅層102a因對電鍍銅的結合力大于該介電層12而會順勢剝離該第一線路層Ila的部分材質，導致該第一線路層11受損，進而使該受損的區域無法使用，影響產品的良率。因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容
鑒于上述現有技術的種種缺失，本發明揭露一種封裝基板的制法，其包括:提供一承載件，其表面上依序具有第一金屬壓合層與第二金屬壓合層；形成第一線路層于該第二金屬壓合層上，且形成分離部于該第二金屬壓合層的邊緣，使該第一線路層與該分離部之間具有間距；形成介電層于該第二金屬壓合層與該第一線路層上，令該第一線路層與該分離部嵌埋于該介電層中，且部分該介電層形成于該第一線路層與該分離部之間的間距；形成第二線路層于該介電層上，且形成多個導電盲孔于該介電層中以電性連接該第一及第二線路層；以及借由該分離部移除該分離部下方的第二金屬壓合層，以沿該承載件邊緣，移除該第一金屬壓合層與承載件，以于該介電層邊緣形成凹部，而令所保留的該第二金屬壓合層位于該介電層與第一線路層上并外露出該凹部。本發明還提供一種封裝基板，其包括:承載件，其具有第一金屬壓合層，且該第一金屬壓合層上壓合有第二金屬壓合層；第一線路層，其設于該第二金屬壓合層上；分離部，其設于該第二金屬壓合層的邊緣上；介電層，其設于該第二金屬壓合層上，令該第一線路層與該分離部嵌埋于該介電層中，且部分該介電層位于該第一線路層與該分離部之間；以及第二線路層，其設于該介電層上，且部份該第二線路層位于該介電層中以電性連接該第一線路層。前述的封裝基板及其制法中，該第一金屬壓合層以真空壓合方式與該第二金屬壓 合層結合 本發明再提供一種封裝基板，其包括:介電層，其具有相對的第一表面與第二表面，且該第一表面的邊緣具有凹部；第一線路層，其嵌埋于該介電層的第一表面，且該第一線路層與該第一表面齊平，部分該介電層并位于該第一線路層與凹部之間；金屬壓合層，其設于該介電層的第一表面與第一線路層上，且外露該凹部；以及第二線路層，其設于該介電層的第二表面上，且部份該第二線路層位于該介電層中以電性連接該第一線路層。前述的封裝基板及其制法中，可形成表面處理層于該開孔中的第二線路層上。另外，前述的封裝基板及其制法，可包括設置芯片于該絕緣保護層上，且該芯片可借由多個焊線電性連接該第二線路層，再形成封裝膠體包覆該芯片與焊線。由上可知，本發明的封裝基板及其制法，借由該第二金屬壓合層的邊緣上形成分離部，使該第一線路層與該分離部之間為介電層，所以當剝除該第一金屬壓合層時，可利用該分離部及其下的第二金屬壓合層作為施力點，而移除該第一金屬壓合層與承載件，且利用介電層對壓合金屬的結合力大于兩壓合金屬之間的結合力，使該第二金屬壓合層無法由與該介電層的結合處上剝落，因而可避免剝除該第一線路層下方的第二金屬壓合層，進而避免第二金屬壓合層順勢剝除該第一線路層的問題，得以保持該第一線路層的完整性，以提聞剝板良率。


圖1A至圖1B為現有封裝基板的制法的剖視示意圖；圖1C為圖1B的局部放大圖；圖2A至圖2B為本發明的封裝基板的制法的剖視示意圖，其中，圖2A’為圖2A的上視示意圖；以及圖2C為圖2B的后續工藝。主要組件符號說明1,2,2a封裝基板Ia基板本體
10，20承載件101第一壓合銅層102,102a第二壓合銅層11，11a，21第一線路層12，22，22，介電層13，23第二線路層14，24導電盲孔15，25絕緣保護層20a銅箔基板200結合層201第一金屬壓合層202，202a，202’ 第二金屬壓合層203定位缺角204定位孔22a第一表面22b第二表面220凹部250開孔26表面處理層27芯片270焊線28封裝膠體280灌膠口29分離部L間距S虛線矩形。
具體實施例方式以下借由特定的具體實施例說明本發明的實施方式，熟悉此技藝的人士可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“下”、“側邊”及“一”等的用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，也當視為本發明可實施的范疇。

請參閱圖2A至圖2B，其為本發明的封裝基板的制法的剖視示意圖。如圖2A及圖2A’所示,提供一承載件20,該承載件20包含銅箔基板(Copper cladlaminate, CCL) 20a與設于該銅箔基板20a上的結合層200，且于該結合層200上具有第一金屬壓合層201、及壓合于該第一金屬壓合層201上的第二金屬壓合層202。接著，電鍍形成第一線路層21于該第二金屬壓合層202上，且于該第二金屬壓合層202的邊緣處電鍍形成分離部29，使該第一線路層21與該分離部29之間具有間距L。接著，形成介電層22于該第二金屬壓合層202與該第一線路層21上，令該第一線路層21與該分離部29嵌埋于該介電層22中，且部分該介電層22’形成于該第一線路層21與該分離部29之間的間距L中。接著，電鍍形成第二線路層23于該介電層22上，且電鍍形成導電盲孔24于該介電層22中以電性連接該第一及第二線路層21，23。再形成絕緣保護層25于該介電層22與該第二線路層23上，且于該絕緣保護層25上形成多個開孔250，以令該第二線路層23的部分表面對應外露于該些開孔250，以供作為電性連接墊，以形成表面處理層26于其上。于本實施例中，該第一金屬壓合層201與第二金屬壓合層202為銅材,且該第一金屬壓合層201以真空壓合方式與該第二金屬壓合層202結合,又該結合層200為介電材、絕緣材或膠材。而有關銅箔基板的種類繁多，且為業界所熟知，所以不再贅述。此外，該介電層22為預浸材(prepreg，PP)，該第一線路層21與分離部29為銅材，且該第一線路層21與分離部29可同時進行電鍍制作，而有關線路工藝的種類繁多，并無特另IJ限制。再者，形成該表面處理層26的材質為鎳/金(Ni/Au)、化鎳鈀金(ElectoolessNicke1/ElectroIess Palladium/Immersion Gold, ENEPIG)或直接浸金(DirectImmersion Gold, DIG)。另外，如圖2A’所示,該分離部29僅需位于該封裝基板整版面(pannel)的其中一角落，以作為后續剝除工藝的起始端，且虛線矩形S用以定義出多個基板單元，該基板單元于后續工藝中可置放芯片的區域，且經由封裝工藝后，可將該基板單元切單為多個封裝體。并且因線路層可依需求布設，所以未于圖式中表示，而該封裝基板2上具有設于其中一角落的定位缺角203、位于邊緣的定位孔204與后續封裝工藝用的灌膠口(moldinggate)280。如圖2B所示，該第一線路層21與該分離部29之間的介電層22’與該第二金屬壓合層202結合，使該介電層22’與壓合銅材(該第二金屬壓合層202)的結合力大于兩壓合銅材相結合(該第一與第二金屬壓合層201,202之間)的結合力。當進行破除真空的工藝以剝除該第一金屬壓合層201時，借由該分離部29 (電鍍銅材)及其下的第二金屬壓合層202a作為施力點(電鍍銅與壓合銅的結合力大于電鍍銅與非金屬材質的結合力)，而沿該承載件20的邊緣順勢移除該第一金屬壓合層201與承載件20 (銅箔基板與結合層200)。因該介電層22’對第二金屬壓合層202的結合力大于該第一金屬壓合層201對第二金屬壓合層202的結合力，因而該介電層22’可穩固結合該第二金屬壓合層202,所以該第二金屬壓合層202a的邊緣處剝落后即斷裂，而無法由與該介電層22’的結合處上剝落，因而無法順勢剝離該第一線路層21。因此，本發明得以保持該第一線路層21的完整性。另外，當移除該第一金屬壓合層201與承載件20之后，該介電層22的邊緣將形成一凹部220，且剩余的第二金屬壓合層202’保持設于該介電層22與第一線路層21上并外露該凹部220。請一并參閱圖2C，其為本發明的封裝基板之后續封裝工藝的剖視示意圖。如圖2C所示，借由該定位缺角203 (如圖2A’所示)與定位標示(圖未示)將芯片27設于該絕緣保護層25上，且借由多個焊線270電性連接該芯片27與該開孔250中的第二線路層23，再經該灌膠口 280 (如圖2A’所示)與模具(圖未示)形成封裝膠體28包覆該芯片27與焊線270。該灌膠口具有一鎳/金鍍層，以利后續模壓后去除膠渣。該灌膠口的設計為部分設置于至少兩個基板單元中間，部份設置對應于單個基板單元。且定位孔204(如圖2A’所示)于在模壓過程中，使模具與本發明的基板對位，以利后續模壓作業的進行。于其它實施方式中，也可先進行封裝工藝，再進行如圖2B的移除工藝。本發明還提供一種封裝基板2，如圖2A所示，其包括:表面上依序具有第一與第二金屬壓合層201,202的承載件20、設于該第二金屬壓合層202上的第一線路層21、設于該第二金屬壓合層202上且埋設該第一線路層21的介電層22、嵌埋于該介電層22中且位于該第二金屬壓合層202邊緣上的分離部29、設于該介電層22上的第二線路層23、以及設于該介電層22與該第二線路層23上的絕緣保護層25。所述的第二金屬壓合層202壓合于該第一金屬壓合層201上。部分所述的介電層22’位于該第一線路層21與該分離部29之間。所述的第二線路層23具有設于該介電層22中的導電盲孔24以電性連接該第一線路層21。所述的絕緣保護層25具有多個開孔250，以令該第二線路層23的部分表面外露于各該開孔250，以形成表面處理層26于該開孔250中的第二線路層23上。本發明還提供一種封裝基板2a，如圖2C所示，包括:具有相對的第一表面22a與第二表面22b的介電層22、嵌埋于該介電層22的第一表面22a的第一線路層21、設于該介電層22的第一表面22a與第一線路層21上的第二金屬壓合層202’、設于該介電層22的第二表面22b上的第二線路層23、以及設于該介電層22的第二表面22b與該第二線路層23上的絕緣保護層25。所述的介電層22的第一表面22a的邊緣具有凹部220,且部分該介電層22’位于該第一線路層21與該凹部220之間。所述的第一線路層21與該介電層22的第一表面22a齊平。所述的第二金屬壓合層202’外露該凹部220。所述的第二線路層23具有設于該介電層22中的導電盲孔24以電性連接該第一線路層21。所述的絕緣保護層25具有多個開孔250，以令該第二線路層23的部分表面外露于該些開孔250，以形成表面處理層26于該開孔250中的第二線路層23上。綜上所述，本發明封裝基板及其制法，借由該第二金屬壓合層202的邊緣上形成分離部29，所以當剝除該第一金屬壓合層201時，可利用該分離部29及其下的第二金屬壓合層202a作為施力點，而移除該第一金屬壓合層201與承載件20，以保持該第一線路層21的完整性，因而可提升產品的電性連接良率。上述實施例僅用以例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修改。因此本發明的權利保護范圍，應如權利要求書所列。
權利要求
1.一種封裝基板，其包括: 承載件，其具有第一金屬壓合層，且該第一金屬壓合層上壓合有第二金屬壓合層； 第一線路層，其設于該第二金屬壓合層上； 分離部，其設于該第二金屬壓合層的邊緣上； 介電層，其設于該第二金屬壓合層上，令該第一線路層與該分離部嵌埋于該介電層中，且部分該介電層位于該第一線路層與該分離部之間；以及 第二線路層，其設于該介電層上，且部份該第二線路層位于該介電層中以電性連接該第一線路層。
2.根據權利要求1所述的封裝基板，其特征在于，該封裝基板還包括絕緣保護層，其設于該介電層與該第二線路層上，且具有多個開孔，以令該第二線路層的部分表面外露于該開孔。
3.根據權利要求1所述的封裝基板，其特征在于，該第一金屬壓合層以真空壓合方式與該第二金屬壓合層結合。
4.根據權利要求2所述的封裝基板，其特征在于，該封裝基板還包括設于該絕緣保護層上的芯片與封裝膠體，該芯片借由多個焊線電性連接該第二線路層，而該封裝膠體則用以包覆該芯片與焊線。
5.根據權利要求2所述的封裝基板，其特征在于，該制法還包括形成于該開孔中的第二線路層上的表面處理層。
6.一種封裝基板，其包括: 介電層，其具有相對的第一表面與第二表面，且該第一表面的邊緣具有凹部； 第一線路層，其嵌埋于該介電層的第一表面，且該第一線路層與該第一表面齊平，部分該介電層并位于該第一線路層與凹部之間； 金屬壓合層，其設于該介電層的第一表面與第一線路層上，且外露該凹部；以及第二線路層，其設于該介電層的第二表面上，且部份該第二線路層位于該介電層中以電性連接該第一線路層。
7.根據權利要求6所述的封裝基板，其特征在于，該制法還包括絕緣保護層，其設于該介電層的第二表面與該第二線路層上，且具有多個開孔，以令該些第二線路層的部分表面外露于該開孔。
8.根據權利要求7所述的封裝基板，其特征在于，該制法還包括設于該絕緣保護層上的芯片與封裝膠體，且該芯片借由多個焊線電性連接該第二線路層，該封裝膠體則用以包覆該芯片與焊線。
9.根據權利要求7所述的封裝基板，其特征在于，該制法還包括形成于該開孔中的第二線路層上的表面處理層。
10.一種封裝基板的制法，其包括: 提供一承載件，其表面上依序具有第一金屬壓合層與第二金屬壓合層； 形成第一線路層于該第二金屬壓合層上，且形成分離部于該第二金屬壓合層的邊緣，使該第一線路層與該分離部之間具有間距； 形成介電層于該第二金屬壓合層與該第一線路層上，令該第一線路層與該分離部嵌埋于該介電層中，且部分該介電層形成于該第一線路層與該分離部之間的間距；形成第二線路層于該介電層上，且形成多個導電盲孔于該介電層中以電性連接該第一及第二線路層；以及 借由該分離部移除該分離部下方的第二金屬壓合層，以沿該承載件邊緣，移除該第一金屬壓合層與承載件，以于該介電層邊緣形成凹部，而令所保留的該第二金屬壓合層位于該介電層與第一線路層上并外露出該凹部。
11.根據權利要求10所述的封裝基板的制法，其特征在于，該制法還包括形成絕緣保護層于該介電層與該第二線路層上，并于該絕緣保護層上形成多個開孔，以令該些第二線路層的部分表面外露于該開孔。
12.根據權利要求10所述的封裝基板的制法，其特征在于，該第一金屬壓合層以真空壓合方式與該第二金屬壓合層結合。
13.根據權利要求11所述的封裝基板的制法，其特征在于，該制法還包括設置芯片于該絕緣保護層上，且該芯片借由焊線電性連接該第二線路層，并以封裝膠體包覆該芯片與焊線。
14.根據權利要求11所述的封裝基板的制法，其特征在于，該制法還包括形成表面處理層于該開孔中的第二線路層 上。
全文摘要
一種封裝基板及其制法，該制法包括提供表面上依序具有第一與第二金屬壓合層的承載件，再形成第一線路層于該第二金屬壓合層上，且形成分離部于該第二金屬壓合層的邊緣，再形成介電層于該第二金屬壓合層與該第一線路層上以令部分該介電層位于該第一線路層與該分離部之間，之后形成第二線路層與絕緣保護層于該介電層上；接著，利用該分離部作為施力點，而移除該第一金屬壓合層與承載件，以保持該第一線路層的完整性。
文檔編號H01L21/48GK103094223SQ20111036504
公開日2013年5月8日 申請日期2011年11月17日 優先權日2011年11月7日
發明者王維賓, 林邦群, 蕭錦池, 鄭坤一, 邱正文 申請人:矽品精密工業股份有限公司