專利名稱：具有超薄源區的槽柵vdmos器件的制備方法
技術領域：
本發明屬于半導體器件與工藝制造技術領域，涉及槽柵型VDMOS器件的制備方
法，O
背景技術：
目前，功率半導體器件的應用領域越來越廣，可廣泛地應用于DC-DC變換器、DC-AC變換器、繼電器、馬達驅動等領域。縱向雙擴散金屬氧化物半導體場效應晶體管(VDMOS)與雙極型晶體管相比，其開關速度快、損耗小、輸入阻抗高、驅動功率小、頻率特性好、跨導高度線性等優點。尤其是VDMOS具有負的溫度系數，沒有雙極型晶體管的二次擊穿問題，安全工作區大，故其應用范圍更廣。
在汽車電子、開關電源以及DC-DC的轉換器設計中，為了減少系統體積和提升電源密度，電源管理的工作頻率也越來越高，如此會造成較高的電流變化率(di/dt)，當電路中存在電感，尤其是存在非箝位電感負載時，電感所產生的感生電動勢將加諸于VDMOS源漏兩端。此瞬時高壓會使功率器件雪崩擊穿，高電壓和大電流將同時施加在功率VDMOS上，極易造成器件失效。因此，抗Uis (Unclamped Inductive Switching,非箝位電感翻轉)失效能力通常被認為是衡量VDMOS可靠性的重要指標。平面柵VDMOS器件的JFET區電阻占總的導通電阻的很大比重，因而制約了其比導通電阻的降低，增加了其靜態功耗。因此，研究者提出槽柵VDMOS器件結構，以消除JFET電阻的影響。如圖I所示，溝槽VDMOS器件采用槽型柵電極，利用硼、磷(或砷)兩次擴散的結深差，在器件垂直方向上形成多子導電溝道，當柵源電壓(Ves)大于器件的開啟電壓(Vth)時，垂直溝道表面形成強反型層，即電子溝道。在漏源電壓(Vds)的驅動下，源區電子經外延層漂移至襯底漏極；當Ves小于Vth，垂直方向上不存在導電溝道，漏極與源極之間為一個反偏PN結。耗盡層主要擴展在外延層一側，理論擊穿電壓值可以由外延層的濃度和厚度決定。從槽柵VDMOS器件的結構圖I可以看出，N+源區/P型體區/N_外延層構成了寄生BJT晶體管。在進行UIS測試時，由于VDMOS的漏源極在某一時刻會同時加有高電壓和大電流，當雪崩電流在寄生BJT的基區電阻上產生的壓降足夠大時，寄生BJT的基極和發射極將正偏，寄生BJT開啟，對雪崩電流進一步放大，造成器件熱燒毀。因此VDMOS器件的最大雪崩擊穿電流受到寄生BJT晶體管的限制。要進一步提高VDMOS的雪崩耐量需要抑制寄生BJT晶體管的開啟，常用方法的是提高P型體區摻雜濃度來減小寄生BJT晶體管的基區電阻，但這樣將會造成其它參數(如閾值電壓)的設計難度。如果能夠將N+區做得足夠窄，可以大大減小N+區下的P區電阻長度，從而防止N+/P結的正偏，抑制寄生BJT晶體管的開啟，提高VDMOS器件的雪崩耐量。但是減小N+源區的寬度要受到光刻精度的限制，存在一定得困難。因此本發明提出一種具有超薄源區結構的槽柵型VDMOS器件的制作方法，使得超薄源區的形成不受光刻精度的制約，可以做得極窄，從而有效防止了寄生BJT晶體管的開啟，減小器件的UIS失效概率。

發明內容
本發明的目的在于提供一種具有超薄源區的槽柵VDMOS器件的制備方法，該方法僅利用2張光刻版即可實現槽柵VDMOS器件結構，節約了制造成本，所制備的槽柵VDMOS器件具有超薄的源區結構，且高摻雜源區的形成不再受到光刻精度的制約，可以做得極窄，從而能夠有效防止槽柵VDMOS器件中寄生BJT晶體管的開啟，提高器件的抗nS失效能力。本發明所要制備的槽柵VDMOS器件的結構如圖2所示，相比于圖I中所示的常規槽柵型VDM0S，其特點是源區的橫向尺度非常薄。本發明技術方案如下具有超薄源區的槽柵VDMOS器件的制備方法，如圖3所示，包括以下順序步驟步驟I :在第一導電類型半導體摻雜襯底I表面生長第一導電類型半導體摻雜外延層2,如圖4A所示。
步驟2 :在第一導電類型半導體摻雜外延層2上依次進行摻雜濃度較低的第二導電類型半導體體區3和摻雜濃度較高的第二導電類型半導體摻雜接觸區4的離子注入，并進行高溫推結，形成如圖4B所示結構。步驟3:設計第一張光刻版，利用第一張光刻版刻蝕掉目標槽區的第二導電類型半導體摻雜接觸區4和第二導電類型半導體體區3，露出第一導電類型半導體摻雜外延層2，如圖4C所示。具體刻蝕工藝可以是反應離子刻蝕或等離子刻蝕，在刻蝕過程中加入合適的氣體成分以加快刻蝕速度和提高刻蝕效果。步驟4 :對經步驟3所得到的結構表面進行氧化，形成一層薄的柵氧化層5。柵氧化氧化層5覆蓋在包括槽型區域在內的整個結構的表面，然后在柵氧化層表面淀積一層多晶硅，多晶硅的厚度要保證能夠填滿槽型區域，如圖4D所示。步驟5 :對步驟4淀積的多晶硅進行整體刻蝕，使第二導電類型半導體摻雜接觸區4完全露出且第二導電類型半導體體區3剛好不露出，形成多晶硅槽柵6，如圖4E所示。步驟6 :對步驟5所得硅片結構表面進行第一導電類型雜質的離子注入，由于柵氧化層很薄，高能量的離子能夠穿透柵氧化層。注入時，需采用斜角注入方式，且離子注入機臺應具有旋轉功能，以保證槽區側壁都能被注入離子(傾斜角度應根據溝槽的深寬比進行調節，離子注入的能量應根據所需的源區寬度來調節)。注入后將在第二導電類型半導體摻雜接觸區4表面以及槽區側壁形成“倒U型”的第一導電類型半導體摻雜源區7，如圖4F所
/Jn ο步驟7 :在步驟6所得硅片結構表面淀積鈍化層，并進行回流，最終形成平整的鈍化層8,如圖4G所示。步驟8 :對步驟7所得鈍化層進行整體刻蝕，露出“倒U型”第一導電類型半導體摻雜源區7，此時多晶硅柵6的頂部還留有鈍化層，如圖4H所示；回刻時選擇恰當的氣體，使其只刻蝕鈍化層，而不刻蝕半導體區。步驟9 :刻蝕“倒U型”第一導電類型半導體摻雜源區7，刻蝕深度應使得“倒U型”第一導電類型半導體摻雜源區7的頂端全部被刻蝕掉，露出第二導電類型半導體摻雜接觸區4,如圖41所示。步驟10 :在步驟9所得硅片結構正面淀積一層金屬鋁，形成電極接觸，然后使用第二張光刻版，對正面的金屬進行刻蝕，形成源極金屬9，如圖4J所示。
步驟11 :對步驟10所得硅片結構背面進行減薄，然后沉積漏極金屬，得到具有超薄源區的槽柵VDMOS器件。上述技術方案，當所述第一導電類型半導體為N型半導體、第二導電類型半導體為P型半導體時，所述槽柵型MOSFET器件為N溝道槽柵型MOSFET器件；當所述第一導電類型半導體為P型半導體、第二導電類型半導體為N型半導體時，所述槽柵型MOSFET器件為P溝道槽柵型MOSFET器件。從上述技術方案可明顯看出，本發明提供的具有超薄源區的槽柵VDMOS器件的制備方法，實現了僅用2張光刻版就能夠完成整個器件的制備，節約了制造成本。如圖2所示的溝槽型結構的引入減小了常規VDMOS器件的JFET區的寄生電阻，超薄源區結構使得器件的寄生晶體管效應得到有效減弱，極大地提高了該器件的抗ns失效能力。本發明也適用于其它半導體器件(例如絕緣柵雙極型晶體管)的制造過程。



圖I是常規的槽柵VDMOS器件結構示意圖。圖2是本發明的具有超薄源區的槽柵型VDMOS的基本結構示意圖。圖1、2中1是第一導電類型半導體摻雜襯底、2是第一導電類型半導體摻雜外延層、3是第二導電類型半導體體區、4是第二導電類型半導體摻雜接觸區、5是二氧化硅柵氧化層、6是多晶硅槽柵、7是第一導電類型半導體摻雜源區、8是鈍化層、9是源極金屬、10是漏極金屬。圖3是本發明工藝流程示意圖。以下圖4A 4J是本發明提供的一種具有超薄源區的槽柵型VDMOS的制備方法的具體制造過程示意圖。圖4A表示在第一導電類型半導體摻雜襯底I上生長第一導電類型半導體摻雜外延層2。圖4B是在圖4A的基礎之上進行第二導電類型半導體體區3和第二導電類型半導體摻雜接觸區4離子注入并進行推結的示意圖。圖4C是在圖4B的基礎之上進行第二導電類型半導體摻雜接觸區4和第二導電類型半導體體區3的刻蝕，露出第一導電類型半導體摻雜外延層2，形成槽型柵窗口的示意圖。圖4D是在圖4C的基礎之上進行柵氧化層制作和多晶硅淀積，將槽型柵窗口完全填充的滿示意圖。圖4E是在圖4D的基礎之上進行多晶硅刻蝕形成多晶硅槽柵6的示意圖。圖4F是在圖4E的基礎之上進行高濃度的第一導電類型離子的斜角注入，形成倒U型第一導電類型半導體摻雜源區7的示意圖。圖4G是在圖4F的基礎之上進行淀積鈍化層8的示意圖。圖4H是在圖4G的基礎之上采用反應離子刻蝕鈍化層8，露出“倒U型”第一導電類型半導體摻雜源區7的示意圖。圖41是在圖4H的基礎之上，采用反應離子刻蝕第一導電類型半導體摻雜源區7的頂端，露出第二導電類型半導體摻雜接觸區4的示意圖。
圖4J是在圖41的基礎之上，在硅片正面淀積一層金屬鋁，形成電極接觸的示意圖。
具體實施例方式下面對一種具有超薄源區的槽柵型VDMOS的具體實施方式
的工藝步驟進行詳細說明一、單晶硅準備，采用N型重摻雜單晶硅襯底1，摻雜濃度為I. 6X 1019cm_3，其晶向為〈100〉。二、生長外延層，采用氣相外延VPE方法在溫度1000°C、真空條件下，在襯底I上生長15 μ m的N—外延層2，磷摻雜濃度為3. SXlO1W30三、硼離子注入及推結，使用能量為120KeV的高能硼離子注入，劑量為I X IO13Cm-2,形成P型體區3，并進行高溫推結，使P型體區3的結深約I. 2 μ m ;使用能量為 IOOKeV的硼離子注入，劑量為2 X IO15Cm-2,形成P+接觸區4，P+接觸區4的結深約O. 4 μ m。四、槽型柵窗口制作淀積一層氮化娃層，使用第一張光刻版作為掩膜，光刻后刻蝕氮化硅層。再以氮化硅層作為硬掩膜，通過反應離子刻蝕的方式，以SF6作為反應氣體刻蝕Si，刻蝕掉P+區4和P型體區3和部分N_外延層2，使N_外延層2露出表面，以形成深度約為I. 5 μ m,寬度約為O. 5 μ m的槽型柵窗口來制作多晶娃槽型柵。去除氮化娃硬掩膜。五、制備多晶硅柵。使用干-濕-干的氧化方法，在850°C時采用H-O合成氧化20分鐘，生長厚度約為15nm的柵氧化層。在635°C時在5slm SiH4氣氛條件下化學氣相淀積形成厚度為5 μ m的多晶硅。采用反應離子刻蝕對多晶硅進行整體回刻，刻蝕掉槽外的多晶娃，同時，槽內的多晶娃刻蝕掉約O. 5 μ m,從而得到多晶娃槽柵5。六、N+源區制作。對硅片上表面進行整體砷離子注入，離子注入機臺應具有旋轉功能，采用斜角注入。由于此時的槽寬和槽深均為0.5 μ m，傾斜角度選取45度。砷離子注入的劑量為5X 1015cm_2，能量選取60KeV，注入深度約O. lum，得到“倒U型”的超薄N+源區7。通過調節砷離子注入的劑量和能量，還可獲得更薄的N+源區7。七、淀積BPSG鈍化層及回流，在410°C時，以50nm/min的速率淀積100分鐘含硼5%和含磷4%的BPSG，然后在900°C下回流30分鐘。八、對BPSG鈍化層進行整體回刻，選擇恰當的氣體，如含CF4的氣體，調節氣體流量、組分及刻蝕功率，使其刻蝕鈍化層和硅的選擇比足夠大。刻蝕將自然停止在露出“倒U型”的超薄N+源區時，此時多晶硅柵的頂部還留有鈍化層。九、選擇恰當的氣體，如含SF6的氣體，調節氣體流量、組分及刻蝕功率，使其刻蝕硅和鈍化層的選擇比足夠大。回刻O. 1-0. 2um,使得“倒U型”的超薄N+源區的頂端全部被刻蝕掉，P+接觸區4。十、在整個器件的上表面淀積一層厚度為4 μ m金屬鋁，并使用第二張光刻版進行反刻鋁，鈍化，光刻金屬壓焊點形成源電極和柵電極。十一、背面減薄，并進行背面金屬化形成漏電極。在實施過程中，可以根據具體情況，在基本結構不變的情況下，進行一定的變通設計。例如步驟八中刻蝕鈍化層，也可以采用離子束刻蝕，但需精確控制刻蝕的停止點。制作器件時還可用碳化硅、砷化鎵、磷化銦或鍺硅等半導體材料代替體硅。
權利要求
1.具有超薄源區的槽柵VDMOS器件的制備方法，包括以下順序步驟 步驟I:在第一導電類型半導體摻雜襯底(I)表面生長第一導電類型半導體摻雜外延層⑵； 步驟2 :在第一導電類型半導體摻雜外延層(2)上依次進行摻雜濃度較低的第二導電類型半導體體區(3)和摻雜濃度較高的第二導電類型半導體摻雜接觸區(4)的離子注入，并進行高溫推結； 步驟3:設計第一張光刻版，利用第一張光刻版刻蝕掉目標槽區的第二導電類型半導體摻雜接觸區(4)和第二導電類型半導體體區(3)，露出第一導電類型半導體摻雜外延層(2)； 步驟4 :對經步驟3所得到的結構表面進行氧化，形成一層薄的柵氧化層(5);柵氧化氧化層(5)覆蓋在包括槽型區域在內的整個結構的表面，然后在柵氧化層(5)表面淀積一層多晶硅，多晶硅的厚度要保證能夠填滿槽型區域； 步驟5 :對步驟4淀積的多晶硅進行整體刻蝕，使第二導電類型半導體摻雜接觸區(4)完全露出且第二導電類型半導體體區(3)剛好不露出，形成多晶硅槽柵(6)； 步驟6 :對步驟5所得硅片結構表面進行第一導電類型雜質的離子注入，由于柵氧化層很薄，高能量的離子能夠穿透柵氧化層；注入時，需采用斜角注入方式，且離子注入機臺應具有旋轉功能，以保證槽區側壁都能被注入離子；注入后將在第二導電類型半導體摻雜接觸區(4)表面以及槽區側壁形成“倒U型”的第一導電類型半導體摻雜源區(7)； 步驟7 :在步驟6所得硅片結構表面淀積鈍化層，并進行回流，最終形成平整的鈍化層(8)； 步驟8 :對步驟7所得鈍化層進行整體刻蝕，露出“倒U型”第一導電類型半導體摻雜源區(7)，此時多晶硅柵(6)的頂部還留有鈍化層； 步驟9 :刻蝕“倒U型”第一導電類型半導體摻雜源區(7)，刻蝕深度應使得“倒U型”第一導電類型半導體摻雜源區(7)的頂端全部被刻蝕掉，露出第二導電類型半導體摻雜接觸區⑷； 步驟10 :在步驟9所得硅片結構正面淀積一層金屬鋁，形成電極接觸，然后使用第二張光刻版，對正面的金屬進行刻蝕，形成源極金屬(9)； 步驟11 :對步驟10所得硅片結構背面進行減薄，然后沉積漏極金屬，得到具有超薄源區的槽柵VDMOS器件。
2.根據權利要求I所述的具有超薄源區的槽柵VDMOS器件的制備方法，其特征是，步驟6中的斜角注入的傾斜角度應根據溝槽的深寬比進行調節。
3.根據權利要求I所述的具有超薄源區的槽柵VDMOS器件的制備方法，其特征是，步驟6中的離子注入的能量可根據所需的源區寬度來調節。
4.根據權利要求I所述的具有超薄源區的槽柵VDMOS器件的制備方法，其特征是，當所述第一導電類型半導體為N型半導體、第二導電類型半導體為P型半導體時，所制備的VDMOS器件為N溝道MOSFET器件。
5.根據權利要求I所述的具有超薄源區的槽柵VDMOS器件的制備方法，其特征是，當所述第一導電類型半導體為P型半導體、第二導電類型半導體為N型半導體時，所制備的VDMOS器件為P溝道MOSFET器件。
全文摘要
具有超薄源區的槽柵型VDMOS的制備方法，屬于半導體器件與工藝制造領域。借助斜角度離子注入技術，僅利用2張光刻版即可實現具有超薄源區的VDMOS器件，節約了制造成本，且超薄源區的形成不受光刻精度的制約，可以做得極窄，從而能夠有效防止槽柵VDMOS器件中寄生BJT晶體管的開啟，提高器件的抗UIS失效能力。
文檔編號H01L21/336GK102832134SQ20121031679
公開日2012年12月19日 申請日期2012年8月31日 優先權日2012年8月31日
發明者任敏, 張靈霞, 鄧光敏, 張蒙, 趙起越, 李澤宏, 張金平, 張波 申請人:電子科技大學