專利名稱：存儲單元布局的制作方法
技術領域：
本發明涉及的是存儲單元的布局。
背景技術：
集成電路的電路元件布局在很大程度上影響著電路的性能和管芯面積。例如，與 其他電路相比，沒有優化的布局可能導致電路具有額外的線路和/或額外的負載。該額外 的線路增加了整個電路的管芯面積。在一些情況下，額外的負載降低了存儲器宏的讀取速度。發明內容
為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體結 構，包括第一帶狀單元，具有第一帶狀單元參考電壓(VSS)區域；第一讀取端口，具有第一 讀取端口 VSS區域、第一讀取端口讀取位線區域和第一讀取端口聚合物區域；以及第一 VSS 端，被配置為將所述第一帶狀單元VSS區域與所述第一讀取端口 VSS區域電連接。
該半導體結構還包括第二帶狀單元，具有第二帶狀單元VSS區域；第二讀取端 口，具有第二讀取端口 VSS區域，第二讀取端口讀取位線區域和第二讀取端口聚合物區域； 以及第二 VSS端，被配置為將所述第二帶狀單元VSS區域與所述第二讀取端口 VSS區域電 連接，其中，所述第一 VSS端和所述第二 VSS端電連接在一起；所述第一讀取端口屬于存儲 器宏的第一段；而所述第二讀取端口屬于所述存儲器宏的第二段。
該半導體結構還包括第三讀取端口，屬于所述第一段；第四讀取端口，屬于所述 第二段；以及第三VSS接觸端，被配置為將所述第三讀取端口的第三讀取端口 VSS區域與所 述第四讀取端口的第四讀取端口 VSS區域相連接。
該半導體結構還包括第二讀取端口，具有第二讀取端口讀取位線區域；以及第 一讀取位線接觸端，被配置為將所述第一讀取端口讀取位線區域與所述第二讀取端口讀取 位線區域電連接。
在該半導體結構中，所述第一讀取端口 VSS區域對應于所述第一讀取端口的第一 晶體管的源極區域；所述第一讀取端口讀取位線區域對應于所述第一讀取端口的第二晶體 管的漏極區域；以及所述第一讀取端口聚合物區域對應于所述第二晶體管的柵極區域。
該半導體結構還包括第二帶狀單元，所述第一帶狀單元屬于存儲器宏的第一列， 所述第二帶狀單元屬于所述存儲器宏的第二列；第一帶狀單元聚合物端，被配置為將所述 第一帶狀單元的第一帶狀單元聚合物區域與所述第二帶狀單元的第二帶狀單元聚合物區 域電連接；第二讀取端口，具有第二讀取端口聚合物區域；以及第一讀取端口聚合物端，被 配置為將所述第一讀取端口的所述第一讀取端口聚合物區域與所述第二讀取端口的所述 第二讀取端口聚合物區域電連接。
在該半導體結構中，所述第一帶狀單元聚合物端與所述第一 VSS端電連接。
在該半導體結構中，所述第一 VSS端通過位于擴散區域和第一金屬層之間的第一通孔、位于所述第一金屬層和第二金屬層之間的第二通孔、位于所述第二金屬層和第三金 屬層之間的第三通孔以及位于所述第三金屬層和第四金屬層之間的第四通孔與VSS線電 連接。
根據本發明的另一方面，提供了一種結構，包括第一段，包括第一帶狀單元；以 及多個第一讀取端口 ；以及第二段，包括第二帶狀單元；以及多個第二讀取端口，其中，所 述第一帶狀單元的第一帶狀單元參考電壓(VSS)區域通過第一VSS接觸端與屬于所述多個 第一讀取端口的第一讀取端口的第一讀取端口 VSS區域電連接在一起；所述第二帶狀單元 的第二帶狀單元VSS區域通過第二 VSS接觸端與屬于所述多個第二讀取端口的第二讀取端 口的第二讀取端口 VSS區域電連接在一起；以及屬于所述多個第一讀取端口的第三讀取端 口的第三讀取端口 VSS區域通過第三VSS接觸端與屬于所述多個第二讀取端口的第四讀取 端口的第四讀取端口 VSS區域電連接在一起。
在該結構中，所述第一讀取端口的所述第一讀取端口 VSS區域對應于所述第一讀 取端口的第一晶體管的源極區域；所述第一讀取端口還包括第一讀取端口讀取位線區域 和第一讀取端口聚合物區域；所述第一讀取端口讀取位線區域對應于所述第一讀取端口的 第二晶體管的漏極；并且所述第一讀取端口聚合物區域對應于所述第一讀取端口的所述第 二晶體管的柵極。
該結構還包括VSS線，被配置為電連接所述第一 VSS接觸端、所述第二 VSS接觸 端以及所述第三VSS接觸端。
在該結構中，所述第一 VSS接觸端、所述第二 VSS接觸端以及所述第三VSS接觸端 中的至少一個通過位于擴散區域和第一金屬層之間的第一通孔、位于所述第一金屬層和第 二金屬層之間的第二通孔、位于所述第二金屬層和第三金屬層之間的第三通孔以及位于所 述第三金屬層和第四金屬層之間的第四通孔與VSS線電連接。
該結構還包括第一讀取位線，被配置為將所述第一讀取端口的第一讀取位線端 與所述第三讀取端口的第三讀取位線端電連接；第二讀取位線，被配置為將所述第二讀取 端口的第二讀取位線端與所述第四讀取端口的第四讀取位線端電連接。
在該結構中，所述第一段還包括第三帶狀單元；以及多個第三讀取端口 ；并且所 述第二段還包括第四帶狀單元；以及多個第四讀取端口，所述第三帶狀單元的第三帶狀 單元VSS區域通過第四VSS接觸端與所述多個第三讀取端口的第五讀取端口的第五讀取端 口 VSS區域電連接在一起；所述第四帶狀單元的第四帶狀單元VSS區域通過第五VSS接觸 端與所述多個第四讀取端口的第六讀取端口的第六讀取端口 VSS區域電連接在一起；并且 屬于所述多個第三讀取端口的第七讀取端口的第七讀取端口 VSS區域通過第六VSS接觸端 與屬于所述多個第四讀取端口的第八讀取端口的第八讀取端口 VSS區域電連接在一起。
該結構還包括第一帶狀單元聚合物端，被配置為將所述第一帶狀單元的第一聚 合物區域與所述第三帶狀單元的第三聚合物區域電連接；第二帶狀單元聚合物端，被配置 為將所述第二帶狀單元的第二聚合物區域與所述第四帶狀單元的第四聚合物區域電連接； 第一讀取端口聚合物端，被配置成將所述第一讀取端口的第一讀取端口聚合物區域與所述 第三讀取端口的第三讀取端口聚合物區域電連接；第二讀取端口聚合物端，被配置成將所 述第二讀取端口的第二讀取端口聚合物區域與所述第四讀取端口的第四讀取端口聚合物 區域電連接。
在該結構中，所述第一帶狀單元聚合物端和所述第二帶狀單元聚合物端被電連接 在一起并且與所述第一 VSS接觸端、所述第二 VSS接觸端以及所述第三VSS接觸端電連接。
根據本發明的又一方面，提供了一種方法，包括將第一參考電壓(VSS)接觸端配 置成將第一帶狀單元的第一帶狀單元VSS區域與第一讀取端口的第一讀取端口 VSS區域相 連接；將第一讀取位線接觸端配置成將所述第一讀取端口的所述第一讀取位線區域與第一 讀取位線相連接；將第二 VSS接觸端配置成將第二帶狀單元的第二帶狀單元VSS區域與第 二讀取端口的第二讀取端口 VSS區域相連接；以及將第二讀取位線接觸端配置成將所述第 二讀取端口的第二讀取位線區域與不同于所述第一讀取位線的第二讀取位線相連接。
在該方法中，所述第三讀取端口的第三讀取端口 VSS區域通過第三VSS接觸端與 第四讀取端口的第四讀取端口 VSS區域電連接；所述第三讀取端口的第三讀取位線通過第 三讀取位線接觸端與所述第一讀取位線電連接；以及所述第四讀取端口的第四讀取位線區 域通過第四讀取位線接觸端與所述第二讀取位線電連接。
該方法還包括將第一聚合物接觸端配置成將所述第一讀取端口的第一讀取端口 聚合物區域與第三讀取端口的第三讀取端口聚合物區域相連接，其中，所述第一讀取端口 屬于存儲器宏的第一列，所述第三讀取端口屬于所述存儲器宏的第二列。
在該方法中，存儲器宏的第一段的多個第一讀取端口與所述第一讀取位線電連 接；并且所述存儲器宏的第二段的多個第二讀取端口與所述第二讀取位線電連接。


借助附圖和下面的說明來描述本公開的一個或多個實施例的細節。其他部件和優 點將由說明書、附圖以及權利要求給出。
圖1是根據一些實施例的存儲器宏的示意圖。
圖2是根據一些實施例的存儲單元的示意圖。
圖3是根據一些實施例的示出了存儲單元的讀取端口的示意圖。
圖4A是根據一些實施例的連接在列方向上使用共享端的兩個讀取端口的示意 圖。
圖4B是根據一些實施例的連接在列方向上使用不同的共享端的兩個讀取端口的 示意圖。
圖4C是根據一些實施例的帶狀單元(strap cell)的示意圖。
圖4D是根據一些實施例的連接在列方向上的帶狀單元以及讀取端口的示意圖。
圖5是根據一些實施例的一列讀取端口和帶狀單元的示意圖。
圖6是根據一些實施例的兩列讀取接口和帶狀單元的示意圖。
圖7是根據一些實施例的示出了如何形成列的方法的流程圖。
圖8是根據一些實施例的示出了如何連接兩個列的方法的流程圖。
各個附圖中的類似的參考標記表示的是類似的元件。
具體實施方式
下面使用專用語言公開附圖中所示的實施例或實例。然而，應該理解，這些實施例 和實例不用于限制本發明。公開的實施例中的任何變化和更改以及該文件中所公開的原理的任何其他應用方式都是可預期的，對本領域的技術人員而言通常是可想象的。
—些實施例具有下面的特征和/或優點中的一個或其組合。存儲器宏的列中的帶 狀單元的參考電壓(VSS)區域與位單元的VSS區域共享相同的第一 VSS接觸端。上段中的 讀取端口的VSS區域與下段中的第二讀取端口的VSS區域共享相同的第二 VSS接觸端。因 此，不需要位于存儲器宏的上段和下段之間的阱帶狀單元(well strap cell)。由此，使得 存儲器宏的管芯面積變小，讀取位線的負載變小，并且改進了讀取速度。
示例性存儲器宏
圖1是根據一些實施例的存儲器宏100的框圖。
存儲器宏100包括多個存儲器段104。出于說明目的示出了四個段104。存儲器 段104的不同數量都處在各個實施例的范圍內。每個段104都包括兩個存儲體102，這兩個 存儲體共享著由多個本地輸入/輸出線路(LIO) 106構成的行。存儲器段104的各種不同 構造都處在各個實施例的范圍內。每個存儲體102都包括多個成列和成行布置的存儲單元 122 (在圖2中示出)。出于說明目的示出了列120并且在圖5中對其進行詳細描述。
地址解碼器112提供了存儲單元122的將被訪問的X地址或行地址，這些地址被 用于存儲器宏100中的存儲單元的讀取或寫入操作。
本地控制電路(LCTRL) 114控制著LIO 106，包括例如，接通和關斷LIO 106的讀取字線和寫入字線。
整體輸入/輸出端(GIO) 116用于在存儲器宏100的存儲單元和其他外部電路之 間傳輸數據。
整體控制電路(GCTRL) 110提供了用于存儲器宏100的地址預解碼、時鐘以及其他 信號。GCTRL 100包括Y解碼器(未示出)，該解碼器提供了存儲單元的Y地址或列地址。
示例件的存儲單元
圖2是根據一些實施例的存儲單元122的電路圖。存儲單元122包括兩個P型的 金屬氧化物半導體(PMOS)晶體管Pl和P2以及六個N型的金屬氧化物半導體(NMOS)晶體 管 N1、N2、N3、N4、N5 和 N6。
NMOS晶體管N3和N4的柵極與寫入字線WffL相連接。寫入字線WffL與多個存儲單 元122的晶體管N3和N4的柵極相連接，從而形成了存儲器單元行。
晶體管N6的柵極與讀取字線RWL相連接。讀取字線RWL與多個存儲單元122的 晶體管N6的每個柵極相連接，這些柵極與相應的寫入字線WffL相連接。
晶體管N6的漏極與讀取位線RBL相連接。讀取位線RBL與多個存儲單元122的 多個晶體管N6的漏極相連接，從而形成了列，諸如，圖1中所示的列120。
晶體管N3和N4的漏極分別與寫入位線對WBL和WBLB相連接。該寫入位線對WBL 和WBLB與多個存儲單元122的晶體管N3和N4的漏極相連接，該多個存儲單元122與相應 的讀取位線RBL相連接。
在存儲單元122的寫入操作中，寫入字線WffL被激活。將被寫入到存儲單元122 中的邏輯值分別被放置在寫入位線WBL和WBLB上并且隨后被傳輸或存儲在晶體管N3和N4 的源極上的節點ND和NDB上。
在讀取操作中，讀取字線RWL被激活來導通晶體管N6。通過在讀取線RBL處探測 電壓值來顯示出存儲在節點NDB和ND中的數據。
晶體管N5、晶體管N6、讀取字線RWL以及讀取位線RBL整體上被稱為存儲單元122 的讀取端口。
示例性的讀取端口布局
圖3是根據一些實施例的存儲單元122的讀取端口(RPRT)的布局示意圖。根據布 局，讀取端口 300包括第一端TVSS、第二端TRBL以及第三端TP0LY。端TVSS形成在晶體管 N5的源極區域上。端TRBL形成在晶體管N6的漏極區域上。為了簡明，圖3中沒有示出晶 體管N5的源極區域和晶體管N6的漏極區域。端TPOLY形成在晶體管N6的柵極或P0LYN6 聚合物區域上。區域P0LYN5代表的是晶體管N5的柵極或聚合物區域。
出于說明目的，長度LCl是端TVSS和聚合物區域POLYN 5之間的距離。長度LC2 是聚合物區域P0LYN5與P0LYN6之間的距離。長度LP0LYN5和LP0LYN6分別是聚合物區域 P0LYN5和P0LYN6的寬度。在各個實施例中，長度LCl、LC2、LP0LYN5和LP0LYN6中的每個 都具有與圖4C中所描述的相應的帶狀單元124的長度相同的長度。在各個實施例中，長度 LC1、LC2、LP0LYN5和LP0LYN6中的每個都具有不同的長度。
在一些實施例中，讀取端口 300的端TVSS被并入到帶狀單元的相鄰的端TVSS或 相同列中的另一個讀取端口 300的相鄰的端TVSS中。換言之，帶狀單元與相鄰的讀取端口 共享相同的端TVSS或列中的兩個相鄰的讀取端口共享相同的端TVSS。例如，在列120中， 如果讀取端口 300與帶狀單元124相鄰，那么讀取端口 300的端TVSS就被并入到了帶狀單 元124的端TVSS中。但如果讀取單元300與另一個讀取單元300相鄰，那么這兩個相鄰的 讀取單元300的端TVSS則被合并成了一個端TVSS。列中的兩個讀取端口 300的端TRBL也 被合并。相反地，行中的兩個相鄰的讀取端口 300所構成的讀取端口對的端TPOLY不被合 并。
在一些實施例中，列中的讀取端口 300的端TVSS被電連接在一起并且與節點電連 接，該節點被配置成接收參考電壓VSS。存儲單元行120中的晶體管N6的端TPOLY被電連 接在一起并且與讀取字線RWL電連接。第一段的列中的讀取端口 300的端TRBL被電連接 在一起并且與第一讀取位線RBL電連接。第二段中的相同列中的讀取端口 300的端TRBL 被電連接在一起并且與第二讀取位線RBL電連接。在一些實施例中，金屬一層的金屬線用 作讀取位線RBL。另外，金屬一層是半導體結構的有源或擴散層上面的第一個金屬層。金屬 二層在金屬一層上面。金屬三層在金屬二層上面。金屬四層在金屬三層上面，以此類推。
圖4A是根據一些實施例的讀取端口對400的示意圖，該圖示出的是兩個存儲單元 122在兩個讀取端口 300-1和300-2的環境下是如何電連接在一起的。讀取端口 300-1的 元件名稱被標記為“-1”，而讀取端口 300-2的元件名稱被標記為“_2”。在圖4A中，讀取端 口 300-1和300-2中的每個都與存儲單元122 (圖4A中未示出)相對應。另外，讀取端口 300-1和300-2的端TRBL被合并成一個讀取位線端并且被標記為端410。換言之，列中的 兩個相鄰的讀取端口 300-1和300-2共享相同的讀取位線端410。
圖4B是根據一些實施例的讀取端口對450的示意圖，該示意圖示出了兩個存儲單 元122是如何電連接在一起并且共享相同的端TVSS的。讀取端口 300-3的元件名稱被標 記為“_3”，而讀取端口 300-4的元件名稱被標記為“_4”。在圖4B中，讀取端口 300-3和 300-4的端TVSS被合并成一個端，并且被標記為端460。換言之，兩個相鄰的讀取端口 300-3 和300-4共享相同的端TVSS 460。
在一些實施例中，第一讀取端口 300與相同列中的第二讀取端口 300共享相同的 TRBL端或與相同列中的第三讀取端口 300共享相同的TVSS端。
圖4C是根據一些實施例的帶狀單元124的示意圖。為了保護邊界內的存儲單 元122，帶狀單元通常被設置在存儲器陣列的邊界處。在一些實施例中，帶狀單元124包括 兩個晶體管，這兩個晶體管被表示為兩個聚合物柵極區域POLY-Tl和P0LY-T2。帶狀單元 124包括三個端TVSS，這些端被標記為TVSS-Sl、TVSS-S2以及TVSS-S3。另外，聚合物區域 POLY-Tl包括端TVSS-S4，該端形成在聚合物區域POLY-Tl上。在一些實施例中，端TVSS-S4 與存儲器宏100中的其他端TVSS電連接。
出于說明目的，長度LSl是端TVSS-S3和聚合物區域P0LY-T2之間的距離。長度 LS2是聚合物區域POLY-Tl和P0LY-T2之間的距離。長度LP0LY-T1和LP0LY-T2分別是聚合 物區域POLY-Tl和P0LY-T2的寬度。在一些實施例中，長度LS1、LS2、LP0LY_T1和LP0LY-T2 與圖3中的讀取端口 300的長度LCl、LC2、LP0LYN5和LP0LYN6相同。在一些實施例中，長 度 LS1、LS2、LP0LY-T2 和 LP0LY-T1 與圖 3 中的讀取端口 300 的長度 LCl、LC2、LP0LYN5 和 LP0LYN6 不同。
圖4D是根據一些實施例的示意圖，該示意圖用于示出連接在一起的帶狀單元和 讀取端口 475以及列中的帶狀單元124和讀取端口 300是如何相連接的。在圖4D中，帶狀 單元124的端TVSS-S3和讀取端口 300的端TVSS被合并成為一個被標記為470的端。換 言之，帶狀單元124和讀取端口 300共享相同的TVSS端470。在一些實施例中，列120包括 位于列120的兩個邊緣處的兩個帶狀單元124。位于列的第一邊緣處的第一帶狀單元124 與第一相鄰的讀取端口 300共享第一端TVSS，而位于列的第二邊緣處的第二帶狀單元124 與第二相鄰讀取端口 300共享第二端TVSS。
圖5是根據一些實施例的圖1中的列120的示意圖。在存儲單元122的讀取端口 300的內容中示出了列120。在圖5中，讀取端口 300代表的是存儲單元122。出于簡化目 的，未示出讀取端口 300的端TP0LY、聚合物區域P0LYN5以及聚合物區域P0LYN6。另外，作 為參考的存儲單元122的列所涉及的也是讀取端口 300的列，反之亦然。
出于說明目的，列120在上段104-U中包括四個讀取端口 300并且在下段104-L 中包括四個讀取端口 300。實際上，列120在上段104-U中包括兩對讀取端口 400-U1和 400-U2，并且在下段104-L中包括兩對讀取端口 400-L1和400-L2。在各個上段和下段中的 不同數量的讀取端口對400，不同數量的讀取端口以及由此數量有所不同的存儲單元122 都處在各個實施例的范圍之內。
列120還包括上LIO 160-U和下LIO 160-L。上LIO 160-U包括帶狀單元124-U， 而下LIO 160-L包括帶狀單元124-L。
在一些實施例中，列120中的帶狀單元的端TVSS與相同列中的相鄰的讀取端口 300的端TVSS合并。例如，在圖5中，帶狀單元124-U的端TVSS與讀取端口 300-U1的端 TVSS合并成一個端，并且被標記成VSS接觸端520-1。換言之，帶狀單元124-U的VSS區域 與讀取端口 300-U的VSS區域共享相同的VSS接觸端520-1。類似地，帶狀單元124-L的端 TVSS與讀取端口 300-L1的端TVSS合并成一個端，并且被標記為520-2。實際上，帶狀單元 124-L的VSS區域與讀取端口 300的VSS區域共享相同的VSS接觸端520-2。上面參考圖 4D示出了共享端TVSS的帶狀單元和讀取端口之間的連接。另外，一對讀取端口 400的端TVSS與另一對讀取端口 400的端TVSS合并。在圖5中，共享的TVSS端被標記為端520-3、 520-4和520-5。上面已借助圖4B解釋過共享相同的TVSS端口的兩對讀取端口 400與共 享相同的端TVSS的兩對讀取端口 300相似。
在一些實施例中，通過晶體管N5的相應的源極的相應擴散區域上的金屬來形成 晶體管端TVSS 520。列120中的端520-1至520-5被連接在一起并且與形成在金屬四層處 的參考電壓VSS線相連接。位于擴散區域上的端TVS520-1至520-5與位于金屬四層上的 VSS線之間的電連接穿過了金屬一層、金屬二層、金屬三層以及金屬層之間的通孔。例如，通 孔被使用在擴散區域和金屬一層的金屬線之間、金屬一層的金屬線和金屬二層的金屬線之 間、金屬二層的金屬線和金屬三層的金屬線之間以及金屬三層的金屬線和金屬四層的金屬 線之間。
每對讀取端口 400都包括被相應的兩個讀取端口的兩個讀取位線區域共享的讀 取位線接觸端410。位于上段104-U中的讀取端對400-U1和400-U2的讀取位線接觸端410 被連接在一起并且與讀取位線RBL-U相連接。位于下段104-L中的讀取端口對400-L1和 400-L2的讀取位線接觸端410被連接在一起并且與讀取位線RBL-L相連接。在一些實施例 中，金屬一層上的金屬線被切割成兩部分，使得第一部分充當第一讀取位線，而第二部分充 當第二讀取位線。例如，金屬一層上的金屬線的第一部分充當讀取位線RBL-U，同一金屬線 的第二部分充當讀取位線RBL-L。在一些實施例中，基于值2K來選擇讀取端口 300的數量 以及由此所得到的與讀取位線相連接的存儲單元122的數量，其中，K是整數。因此，每個 讀取位線的讀取端口 300的示例性數量包括4、8、16、32等。另外，每個讀取位線的讀取端 口 300的數量是偶數。
在上段104-U和下段104-L的邊界處，上段104-U中的讀取端口 300的端TVSS與 下段104-L中的讀取端口 300的端TVSS合并在一起。例如，在圖5中，讀取端口 300-U2的 端TVSS與讀取端口 300-L2的端TVSS合并成一個接觸端520-3。換言之，讀取端口 300-U2 與讀取端口 300-L2共享相同的TVSS端520-3。
由于位于段104-U的邊界處的讀取端口 300-U2以及位于段104-L的邊界處的讀 取端口 300-L2的端TVSS共享相同的TVSS端520-3，所以本發明的各個實施例不需要使 用位于上段和下段之間的帶狀單元。例如，各個實施例不需要使用位于分別具有讀取端口 300-U2和讀取端口 300-L2的段104-U和104-L之間的帶狀單元。實際上，在存儲器宏100 的上段104-U和下段104-L之間不存在帶狀單元行。由此，減小了存儲器宏100的管芯面 積。額外的帶狀單元可能作為列120的額外負載，并且在某些情況下可能降低列120中的 存儲單元的讀取性能。因此，根據本發明的各個實施例在段104-U和104-L之間沒有額外 的帶狀單元的行120是有利的。
另外，上段104-U中的讀取端口 300使用的是兩個共享TVSS端520-1和520-4，而 下段104-L中的讀取端口 300使用的是兩個共享TVSS端502-2和502-5。如果以不同于圖 5的布置方式布置讀取端口 300的話，則可能需要額外的共享TVSS端520。例如，如果帶狀 單元124與相鄰的讀取端口 300共享相同的端TRBL的話，那么將需要額外的TVSS共享端 520。
圖6是根據一些實施例的示出了列120-1和120-2如何相互連接的示意圖。出于 說明目的，示出了上段104-U中的列120-1和列120-2中的每列的帶狀單元124-U和讀取端口 300-U1。未示出下段104-L中的其他讀取端口 300。另外，未示出位于下段104-L中 的列120-1和列120-2的讀取端口 300和帶狀單元124-L。實際上，圖6示出的是圖4D中 所示的兩個相連接的帶狀單元和讀取端口 475的連接方式。
本領域普通技術人員應該可以借助本公開認識到上段104-U中的其他讀取端口 300、讀取端口 300以及下段104-L中的行120-1和120-2的帶狀單元124-L的連接方式。
在一些實施例中，位于列120-1和120-2中的兩個相鄰的帶狀單元的端 TVSS-S4(如圖4D所示)被合并成一個被兩個讀取端口共用的端。例如，列120-1和列120-2 中的每列的帶狀單元124-U的端TVSS-S4被合并成一個TVSS接觸端口 605。換言之，列 120-1和列120-2的帶狀單元124-U共享相同的TVSS接觸端605。
在一些實施例中，位于列120-1和120-2中的兩個相鄰的讀取端口 300的端 TPOLY(如圖4D所示)被合并成一個由兩個讀取端口共用的端。例如，列120-1和列120-2 中的每列的讀取端口 300的端TPOLY被合并成一個聚合物接觸端口 610。換言之，列120-1 和列120-2的讀取端口 300-U1共享相同的聚合物接觸端610。
在一些實施例中，聚合物接觸端610通過列120-1和列120_2中的讀取端口 300-U1的聚合物區域P0LYN6中的第一通孔與金屬一層上的金屬線電連接。金屬一層上的 金屬線(通過第二通孔)與金屬二層上的金屬線電連接。聚合物接觸端610通過金屬二層 上的金屬線中的第三通孔與金屬三層上的金屬線電連接。實際上，金屬三層上的金屬線充 當了讀取字線，該讀取字線與行中的讀取端口 300的晶體管N6的柵極電連接。
借助本發明，本領域普通技術人員應該認識到其他額外的列120-1和列120-2中 的連接方式。在各個實施例中，形成多對圖4中說明性地示出的列120-1和列120-2來形 成兩個段104-U和104-L。
示例件方法
圖7是方法700的流程圖，示出的是根據一些實施例的形成圖5中的列120的步驟。
在步驟705中，將帶狀單元124-U的端TVSS通過第一共享TVSS接觸端520-1與 讀取端口 300-U1的端TVSS電連接。
在步驟710中，將帶狀單元124-L的端TVSS通過第二共享TVSS接觸端520-2與 讀取端口 300-L1的端TVSS電連接。
在步驟715中，將讀取端口 300-U2的端TVSS通過第三共享TVSS接觸端520-3與 讀取端口 300-L2的端TVSS電連接。
在步驟720中，將列120中的兩對相鄰的讀取端400的端TVSS通過相應的共享 TVSS接觸端520-4和520-5電連接在一起。
在步驟730 中，列 120 中的 TVSS 接觸端 520-1、520-2、520-3、520_4 以及 520-5 與 參考電壓VSS線電連接。
在步驟735中，一對讀取端400的兩個端TRBL通過相應的共享TRBL接觸端410電連接在一起。
在步驟740中，在段104-U中的列120的TRBL接觸端410與讀取位線RBL-U電連接。
在步驟745中，在段410-L中的列120的TRBL接觸端410與讀取位線RBL-L電連接。
根據步驟705至745形成了圖5中所示的列120。
圖8是示出的是根據一些實施例的形成圖6中的一對行120-1和120_2的方法的流程圖。
在步驟805中，使用圖7的方法形成了圖5中的兩個行。出于說明目的，這兩個行 被稱作120-1和120-2。
在步驟810中，列120-1和列120-2中的每個帶狀單元124-U的每個端TVSS-S4 通過圖6中所示的相應的共享TVSS接觸端605電連接在一起。
在步驟815中，列120-1和列120-2中的每個讀取端口 300-U1的每個端TPOLY通 過相應的共享聚合物接觸端(諸如，圖6中所示的端610)電連接在一起。
形成了圖6中的多對列120-1和120-2，從而形成兩個段104-U和104-L。
已經描述了多個實施例。然而，可以理解，可以在不背離本發明的精神和范圍的 條件下進行各種更改。例如，被示為具體的摻雜類型(例如，N型或P型金屬氧化物半導體 (NM0S或PMOS))的多個晶體管只用于說明目的。本發明的各個實施例不局限于具體類型。 為具體的晶體管選擇不同的摻雜物類型處于各個實施例的范圍之內。使用在上述說明中的 各個信號的低邏輯電平或高邏輯電平(例如，低或高)也是用于說明目的。當信號被激活 和/或去激活時，各個實施例不局限于具體的電平。選擇不同的電平處在各個實施例的范 圍之內。
在一些實施例中，半導體結構包括第一帶狀單元、第一讀取端口以及第一 VSS端。 第一帶狀單元具有第一帶狀單元VSS區域。第一讀取端口具有第一讀取端口 VSS區域、第 一讀取端口位線區域以及第一讀取端口聚合物區域。第一 VSS端被配置成電連接第一帶狀 VSS區域和第一讀取端口 VSS區域。
在一些實施例中，一種結構包括第一段和第二段。第一段包括第一帶狀單元和多 個第一讀取端口。第二段包括第二帶狀單元和多個第二讀取端口。第一帶狀單元的第一帶 狀單元VSS區域通過第一 VSS接觸端與多個第一讀取端口的第一讀取端口的第一讀取端口 VSS區域電連接在一起。第二帶狀單元的第二帶狀單元VSS區域通過第二 VSS接觸端與多 個第二讀取端口的第二讀取端口的第二讀取端口 VSS區域電連接在一起。多個第一讀取端 口的第三讀取端口的第三讀取端口 VSS區域通過第三VSS接觸端與多個第二讀取端口的第 四讀取端口的第四讀取端口 VSS區域電連接在一起。
在一些實施例中，第一 VSS接觸端被配置成將第一帶狀單元的第一帶狀單元VSS 區域與第一讀取端口的第一讀取端口 VSS區域相連接。第一讀取位線接觸端被配置為將第 一讀取端口的第一讀取位線區域與第一讀取位線的第一讀取端口相連接。第二 VSS接觸端 被配置為將第二帶狀單元的第二帶狀單元VSS區域與第二讀取端口的第二讀取端口 VSS區 域相連接。第二讀取位線接觸端被配置為將第二讀取端口的第二讀取位線區域與第二讀取 位線相連接。第一讀取位線不同于第二讀取位線。
上述方法示出了示例性的步驟，但不必按照所示的順序執行這些步驟。根據公開 的實施例的精神和范圍，可以對這些步驟進行適當的添加、替換、改變順序和/或刪除。
權利要求
1.一種半導體結構,包括 第一帶狀單元，具有第一帶狀單元參考電壓(VSS)區域； 第一讀取端口，具有第一讀取端口 VSS區域、第一讀取端口讀取位線區域和第一讀取端口聚合物區域；以及 第一 VSS端，被配置為將所述第一帶狀單元VSS區域與所述第一讀取端口 VSS區域電連 接。
2.根據權利要求1所述的半導體結構，還包括 第二帶狀單元，具有第二帶狀單元VSS區域； 第二讀取端口，具有第二讀取端口 VSS區域，第二讀取端口讀取位線區域和第二讀取端口聚合物區域；以及 第二 VSS端，被配置為將所述第二帶狀單元VSS區域與所述第二讀取端口 VSS區域電連接， 其中， 所述第一 VSS端和所述第二 VSS端電連接在一起； 所述第一讀取端口屬于存儲器宏的第一段；而 所述第二讀取端口屬于所述存儲器宏的第二段。
3.根據權利要求2所述的半導體結構，還包括 第三讀取端口，屬于所述第一段； 第四讀取端口，屬于所述第二段；以及 第三VSS接觸端，被配置為將所述第三讀取端口的第三讀取端口 VSS區域與所述第四讀取端口的第四讀取端口 VSS區域相連接。
4.根據權利要求1所述的半導體結構，還包括 第二讀取端口，具有第二讀取端口讀取位線區域；以及 第一讀取位線接觸端，被配置為將所述第一讀取端口讀取位線區域與所述第二讀取端口讀取位線區域電連接。
5.根據權利要求1所述的半導體結構，其中， 所述第一讀取端口 VSS區域對應于所述第一讀取端口的第一晶體管的源極區域； 所述第一讀取端口讀取位線區域對應于所述第一讀取端口的第二晶體管的漏極區域；以及 所述第一讀取端口聚合物區域對應于所述第二晶體管的柵極區域。
6.根據權利要求1所述的半導體結構，還包括 第二帶狀單元，所述第一帶狀單元屬于存儲器宏的第一列，所述第二帶狀單元屬于所述存儲器宏的第二列； 第一帶狀單元聚合物端，被配置為將所述第一帶狀單元的第一帶狀單元聚合物區域與所述第二帶狀單元的第二帶狀單元聚合物區域電連接； 第二讀取端口，具有第二讀取端口聚合物區域；以及 第一讀取端口聚合物端，被配置為將所述第一讀取端口的所述第一讀取端口聚合物區域與所述第二讀取端口的所述第二讀取端口聚合物區域電連接。
7.根據權利要求6所述的半導體結構，其中，所述第一帶狀單元聚合物端與所述第一VSS端電連接。
8.根據權利要求1所述的半導體結構，其中，所述第一VSS端通過位于擴散區域和第一金屬層之間的第一通孔、位于所述第一金屬層和第二金屬層之間的第二通孔、位于所述第ニ金屬層和第三金屬層之間的第三通孔以及位于所述第三金屬層和第四金屬層之間的第四通孔與VSS線電連接。
9.一種結構,包括 第一段，包括 第一帶狀單元；以及 多個第一讀取端ロ ；以及 第二段，包括 第二帶狀單元；以及 多個第二讀取端ロ， 其中， 所述第一帶狀單元的第一帯狀單元參考電壓(VSS)區域通過第一 VSS接觸端與屬于所述多個第一讀取端ロ的第一讀取端ロ的第一讀取端ロ VSS區域電連接在一起； 所述第二帶狀單元的第二帶狀單元VSS區域通過第二 VSS接觸端與屬于所述多個第二讀取端ロ的第二讀取端ロ的第二讀取端ロ VSS區域電連接在一起；以及 屬于所述多個第一讀取端ロ的第三讀取端ロ的第三讀取端ロ VSS區域通過第三VSS接觸端與屬于所述多個第二讀取端ロ的第四讀取端ロ的第四讀取端ロ VSS區域電連接在一起。
10.ー種方法，包括 將第一參考電壓(VSS)接觸端配置成將第一帶狀單元的第一帶狀單元VSS區域與第一讀取端ロ的第一讀取端ロ VSS區域相連接； 將第一讀取位線接觸端配置成將所述第一讀取端ロ的所述第一讀取位線區域與第一讀取位線相連接； 將第二 VSS接觸端配置成將第二帶狀單元的第二帶狀單元VSS區域與第二讀取端ロ的第二讀取端ロ VSS區域相連接；以及 將第二讀取位線接觸端配置成將所述第二讀取端ロ的第二讀取位線區域與不同于所述第一讀取位線的第二讀取位線相連接。
全文摘要
一種半導體體結構包括第一帶狀單元、第一讀取端口以及第一VSS端。第一帶狀單元具有第一帶狀單元VSS區域。第一讀取端口具有第一讀取端口VSS區域、第一讀取端口位線區域以及第一讀取端口聚合物區域。第一VSS端被配置成將第一帶狀單元VSS區域與第一讀取端口VSS區域電連接。本發明還提供了一種存儲單元布局。
文檔編號H01L27/02GK103035278SQ20121036294
公開日2013年4月10日 申請日期2012年9月25日 優先權日2011年10月6日
發明者張美菁, 陶昌雄, 鄧儒杰, 許國原 申請人:臺灣積體電路制造股份有限公司