半導(dǎo)體基板的制作方法
【專利摘要】本發(fā)明公開一種半導(dǎo)體基板，其包括有具有相對(duì)的一第一表面與一第二表面的一基板、形成于該基板的一第一表面的一預(yù)定位置的一第一導(dǎo)電接墊、以及對(duì)應(yīng)第一導(dǎo)電接墊的位置而形成于該基板的一第二表面的一預(yù)定位置的一第二導(dǎo)電接墊以及形成于基板中而與第一導(dǎo)電接墊以及第二導(dǎo)電接墊其中之一接觸的一導(dǎo)電柱。
【專利說(shuō)明】半導(dǎo)體基板【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體基板。
【背景技術(shù)】
[0002]為了實(shí)現(xiàn)高密度的封裝與改善高速整合電路系統(tǒng)通道頻寬，三維集成電路(3DICs)技術(shù)中硅道通孔為一個(gè)關(guān)鍵。在三維集成電路的整合電路技術(shù)中，直通硅晶穿孔(Through-Silicon Via, TSV)封裝技術(shù)是主要核心技術(shù)，其可以在芯片與芯片之間的進(jìn)行垂直式連接且可大幅的縮小連接線的長(zhǎng)度。除此之外，在3D ICs外部的連接，硅中介板也是一另一個(gè)必要的技術(shù)，不只提供二維的連接線層，還提供多個(gè)疊堆芯片之間的三維連接線。在3D ICs高速數(shù)字裝置應(yīng)用上，TSV與中介板必須被設(shè)計(jì)的更寬頻、小尺寸進(jìn)一步達(dá)到高效能與縮小化目標(biāo)。
[0003]TSV與硅基板之間有一層介質(zhì)層做為電性上的隔離，此用以絕緣的介質(zhì)層加上半導(dǎo)體芯片本體的導(dǎo)電性會(huì)產(chǎn)生不容忽視的電容效應(yīng)。電容效應(yīng)與損耗的硅載板會(huì)隨著頻率的變化而造成高速數(shù)字信號(hào)的失真。為了改善高速信號(hào)通道上的信號(hào)隨著頻率改變而衰減的程度，等化器電路已被實(shí)際應(yīng)用于信號(hào)傳輸損耗的改善上。
[0004]現(xiàn)有3D IC技術(shù)通過TSV于芯片上進(jìn)行信號(hào)傳輸時(shí)會(huì)面臨TSV的非線性信號(hào)傳輸損耗現(xiàn)象，造成高速信號(hào)傳輸(例如20Gbps或25Gbps)時(shí)的信號(hào)失真問題。通過對(duì)傳輸線媒介頻率向應(yīng)的等化 設(shè)計(jì)，可改善上述的信號(hào)失真問題。一般而言，被動(dòng)式等化器電路需要電阻與電容元件，對(duì)芯片的設(shè)計(jì)與制造而言屬額外兩種材料與制作工藝設(shè)計(jì)，將造成額外芯片電路設(shè)計(jì)、制作工藝及面積問題。且硅芯片上等化電路的存在將占據(jù)更大的芯片面積，造成成本及設(shè)計(jì)復(fù)雜度的增加。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種半導(dǎo)體基板或基板，以芯片半導(dǎo)體或硅晶半導(dǎo)體或硅晶中介層為基礎(chǔ)來(lái)形成電阻元件或電容元件。
[0006]為達(dá)上述目的，根據(jù)一實(shí)施例所述的一種半導(dǎo)體基板，包括有一基板、一第一導(dǎo)電接墊、一第二導(dǎo)電接墊以及一導(dǎo)電柱。其中基板具有相對(duì)的一第一表面與一第二表面；第一導(dǎo)電接墊形成于基板的第一表面的一預(yù)定位置；第二導(dǎo)電接墊對(duì)應(yīng)第一導(dǎo)電接墊的位置而形成于基板的第二表面的一預(yù)定位置；導(dǎo)電柱形成于基板中，導(dǎo)電柱與第一導(dǎo)電接墊以及第一導(dǎo)電接墊其中之一接觸。
[0007]根據(jù)另一實(shí)施例所述的一種半導(dǎo)體基板，包括有一基板、一第一導(dǎo)電接墊、一第二導(dǎo)電接墊、一第三導(dǎo)電接墊、第一導(dǎo)電柱、第三絕緣層、第四絕緣層。其中基板具有相對(duì)的一第一表面與一第二表面；第一導(dǎo)電接墊形成于該基板的第一表面的一預(yù)定位置；第二導(dǎo)電接墊對(duì)應(yīng)第一導(dǎo)電接墊的位置而形成于該基板的一第二表面的一預(yù)定位置；第三導(dǎo)電接墊形成于該基板的該第二表面；第一導(dǎo)電柱形成于該基板之中并電連接該第三導(dǎo)電接墊與該第一導(dǎo)電接墊；第一絕緣層形成于該第一導(dǎo)電柱的周圍；第三絕緣層形成于該基板的一第一表面的其余部分；第四絕緣層形成于該基板的一第二表面的其余部分。
[0008]根據(jù)另一實(shí)施例所述的一種半導(dǎo)體基板，包括有一基板、一第一導(dǎo)電接墊、一第二導(dǎo)電接墊、一第三導(dǎo)電接墊、第一導(dǎo)電柱、第一絕緣層、第三絕緣層、第四絕緣層以及介電層。其中基板具有相對(duì)的一第一表面與一第二表面；第一導(dǎo)電接墊形成于該基板的一第一表面的一預(yù)定位置；第一導(dǎo)電柱形成于該基板之中并與該第一導(dǎo)電接墊形成電連接；第二導(dǎo)電接墊對(duì)應(yīng)該第一導(dǎo)電柱的位置而形成于該基板的一第二表面的一預(yù)定位置；介電層形成于該第二導(dǎo)電接墊上；第三導(dǎo)電接墊形成于該基板的該第二表面以及該介電層上；第一絕緣層形成于該第一導(dǎo)電柱的周圍；第三絕緣層形成于該基板的一第一表面的其余部分；第四絕緣層形成于該基板的一第二表面的其余部分。
[0009]以上的關(guān)于實(shí)施例內(nèi)容的說(shuō)明及以下的實(shí)施方式的說(shuō)明用以示范與解釋實(shí)施例的精神與原理，并且提供專利申請(qǐng)范圍更進(jìn)一步的解釋。
【專利附圖】

【附圖說(shuō)明】
[0010]圖1為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的一實(shí)施例示意圖；
[0011]圖2A?圖2B為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖；
[0012]圖3為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖；
[0013]圖4A?圖4C為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖；
[0014]圖5為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖；
[0015]圖6A?圖6C為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖；
[0016]圖7為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的應(yīng)用實(shí)施例不意圖；
[0017]圖8為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的應(yīng)用實(shí)施例示意圖；
[0018]圖9為本發(fā)明實(shí)施例所揭露的半導(dǎo)體基板的應(yīng)用實(shí)施例不意圖。
[0019]主要元件符號(hào)說(shuō)明
[0020]10 電阻元件
[0021]20 基板
[0022]21 第一導(dǎo)電接墊
[0023]22 第二導(dǎo)電接墊
[0024]23 絕緣層
[0025]24 第一絕緣層
[0026]25 導(dǎo)電柱
[0027]26 第二絕緣層
[0028]27 第一導(dǎo)電接墊
[0029]28 第二導(dǎo)電接墊
[0030]29 導(dǎo)電柱
[0031]30 基板
[0032]31 第一導(dǎo)電接墊
[0033]32 第二導(dǎo)電接墊
[0034]33 第二導(dǎo)電柱
[0035]34 第三導(dǎo)電接墊[0036]35第一導(dǎo)電柱
[0037]36第二絕緣層
[0038]37第一絕緣層
[0039]38第三絕緣層
[0040]39第四絕緣層
[0041]40絕緣層
[0042]50基板
[0043]51第一導(dǎo)電接墊
[0044]52第二導(dǎo)電接墊
[0045]53第二導(dǎo)電柱
[0046]54介電層
[0047]55第一導(dǎo)電柱
[0048]56第二絕緣層
[0049]57第一絕緣層
[0050]58第三絕緣層
[0051]59第四絕緣層
[0052]60第三導(dǎo)電接墊
[0053]61凸塊
[0054]70芯片
[0055]71芯片
[0056]72芯片
[0057]79芯片
[0058]80半導(dǎo)體基板
[0059]81等化電路
[0060]82等化電路
[0061]83等化電路
[0062]d基板的厚度
[0063]L導(dǎo)電柱的長(zhǎng)度
[0064]A導(dǎo)電柱的截面積
【具體實(shí)施方式】
[0065]以下在實(shí)施方式中詳細(xì)敘述實(shí)施例的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何熟悉相關(guān)技術(shù)者了解實(shí)施例的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說(shuō)明書所揭露的內(nèi)容、申請(qǐng)專利范圍及附圖，任何熟悉相關(guān)技術(shù)者可輕易地理解實(shí)施例相關(guān)的目的及優(yōu)點(diǎn)。以下的實(shí)施例進(jìn)一步詳細(xì)說(shuō)明實(shí)施例的觀點(diǎn)，但非以任何觀點(diǎn)限制實(shí)施例的范疇。
[0066]請(qǐng)參考圖1,為實(shí)施例所揭露的半導(dǎo)體基板的實(shí)施例示意圖,包括有包括一基板
20,在一實(shí)施例中，基板20為一娃基板,在一實(shí)施例中為芯片半導(dǎo)體或娃晶半導(dǎo)體或娃晶中介層(semiconductor interposer)。在基板20的第一表面的一預(yù)定位置處形成有一第一導(dǎo)電接墊21，在第二表面相應(yīng)于第一導(dǎo)電接墊21的位置處形成有一第二導(dǎo)電接墊22，延伸第二導(dǎo)電接墊22處以埋孔的方式形成有一導(dǎo)電柱25。導(dǎo)電柱25與第一導(dǎo)電接墊21的距離大約是5?10 μ m之間。導(dǎo)電柱25是用金屬的材料形成。
[0067]在這個(gè)實(shí)施例中，第一導(dǎo)電接墊21、第二導(dǎo)電接墊22、導(dǎo)電柱25以及其中夾置的基板20部分共同形成電阻元件10，其中d為基板20的厚度，L為導(dǎo)電柱25的長(zhǎng)度，A為導(dǎo)電柱25的截面積。電阻元件10的電阻值R可通過以下的關(guān)系式得出:R=P [(d — L)/A]，其中P為基板20的導(dǎo)電率。通過調(diào)整上述關(guān)系式中的參數(shù)可以獲得不同的電阻值R，例如，在P、d、A三個(gè)參數(shù)均不變的條件下，L越大則R越小，因此，電阻元件10的電阻值R可根據(jù)不同的需求進(jìn)行調(diào)整。在后續(xù)的實(shí)施例中，為了附圖的簡(jiǎn)潔，將不在標(biāo)示公式中的參數(shù)，因此當(dāng)提到類似的參數(shù)時(shí)，即對(duì)應(yīng)公式中相對(duì)應(yīng)的參數(shù)。
[0068]雖然附圖繪制導(dǎo)電柱25與第二導(dǎo)電接墊22接觸，當(dāng)然導(dǎo)電柱25也可形成與第一導(dǎo)電接墊21接觸。
[0069]請(qǐng)參考圖2A,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，此一實(shí)施例與圖1的實(shí)施例類似。在導(dǎo)電柱25的旁邊距離很近的地方又需要制作一個(gè)盲孔或是信號(hào)的走線的通孔時(shí)，可以在導(dǎo)電柱25的周圍制作絕緣層23做電性上的隔絕。
[0070]請(qǐng)參考圖2B,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，此一實(shí)施例與圖2A的實(shí)施例類似，亦即在導(dǎo)電柱25的旁邊距離很近的地方制作另一個(gè)電阻。其組成方式與圖1的結(jié)構(gòu)相同。在基板20的第一表面的另一預(yù)定位置處形成有一第一導(dǎo)電接墊27，在第二表面相應(yīng)于第一導(dǎo)電接墊27的位置處形成有一第二導(dǎo)電接墊28,延伸第二導(dǎo)電接墊28處以埋孔的方式形成有一導(dǎo)電柱29。
[0071]在圖2A與圖2B的實(shí)施例中，導(dǎo)電柱25與第一導(dǎo)電接墊21的距離大約是5?
10μ m之間。
[0072]請(qǐng)參考圖3,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，此一實(shí)施例的結(jié)構(gòu)基本上與圖1的實(shí)施例類似。不同之處在于在第一表面的第一導(dǎo)電接墊21的其他部分形成有第一絕緣層24，第二表面的第二導(dǎo)電接墊22的其他部分形成有第二絕緣層26。第一絕緣層24與第二絕緣層26的主要作用是將基板20與其他的基板或元件進(jìn)行電性隔離。在此處說(shuō)明的實(shí)施例中第一絕緣層24與第二絕緣層26非必要。
[0073]在以上的這些實(shí)施例中可以看到導(dǎo)電柱25的寬度，或者說(shuō)直徑，小于第一導(dǎo)電接墊21或第二導(dǎo)電接墊22的寬度，然而這并非是限定兩者的寬度關(guān)系。以下描述的實(shí)施例若有類似的情況，同樣并非限定兩者的寬度關(guān)系。
[0074]請(qǐng)參考圖4A,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，圖4A的實(shí)施例為圖3的延伸，是通過另一導(dǎo)電柱將與外部元件溝通的兩個(gè)電極設(shè)置于基板30的同一表面。
[0075]此一實(shí)施例中包括有一基板30,在一實(shí)施例中，基板30為一娃基板,在一實(shí)施例中為芯片半導(dǎo)體或硅晶半導(dǎo)體或硅晶中介層。在基板30第一表面的一預(yù)定位置處形成有一第一導(dǎo)電接墊31，這個(gè)第一導(dǎo)電接墊31的大小比前述的實(shí)施例都大。延伸第一導(dǎo)電接墊31處以埋孔的方式形成有一第二導(dǎo)電柱33,在第二表面相應(yīng)于第一導(dǎo)電接墊31的位置處形成有一第二導(dǎo)電接墊32。延伸第一導(dǎo)電接墊31在基板中的另一位置以導(dǎo)通孔的方式形成有一第一導(dǎo)電柱35，在基板30的第二表面上形成第三導(dǎo)電接墊34，第三導(dǎo)電接墊34與第一導(dǎo)電柱35形成電連接。第三導(dǎo)電接墊34與第一導(dǎo)電接墊31形成于基板30的同一表面。第二導(dǎo)電柱33與第二導(dǎo)電接墊32的距離大約是5?10 μ m之間。由于有第二導(dǎo)電柱33與第一導(dǎo)電柱35間隔較近的關(guān)系，因此需要設(shè)計(jì)絕緣層。第二導(dǎo)電柱33的周圍形成有第二絕緣層36,第一導(dǎo)電柱35的周圍有形成有第一絕緣層37。第一絕緣層36也隔離第二導(dǎo)電柱33與第一導(dǎo)電柱35。第一絕緣層36與第二絕緣層37除了使第二導(dǎo)電柱33與第一導(dǎo)電柱35形成電性隔離外，也可使其與基板30形成的電性隔離。當(dāng)然基板30表面的其他部分也都形成有第三絕緣層38、第四絕緣層39。
[0076]請(qǐng)參考圖4B,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，其為圖4A的應(yīng)用實(shí)施例，是將圖4A的元件重復(fù)配置于基板中。而圖4C，為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例示意圖，其與圖4B的結(jié)構(gòu)相當(dāng)類似，因此采用相同的標(biāo)號(hào)。不同之處在于附圖右側(cè)的部分的第二導(dǎo)電柱33，亦即兩個(gè)第二導(dǎo)電柱33其中之一，其周圍沒有形成絕緣層40。請(qǐng)參考圖5,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖。其與圖4A的實(shí)施例類似，不同之處在于本實(shí)施例沒有導(dǎo)電柱。因此當(dāng)基板30厚度小于10 μ m時(shí)，可以采用圖5的實(shí)施例。
[0077]在圖4A與圖5的實(shí)施例中，差異在于第二導(dǎo)電柱33的高度不同，圖5是說(shuō)明第二導(dǎo)電柱33高度等于O時(shí)的實(shí)施例。從這兩個(gè)實(shí)施例可以得知，依據(jù)前述的公式:R=P [(d —L)/A]，在P、d、A三個(gè)參數(shù)均不變的條件下，L越大則R越小，因此，所形成的電阻元件的電阻值R可通過調(diào)整第二導(dǎo)電柱33的高度來(lái)調(diào)整。請(qǐng)參考圖6A，為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖。
[0078]此一實(shí)施例中包括有一基板50，在一實(shí)施例中，基板50為一硅基板，在一實(shí)施例中為芯片半導(dǎo)體或硅晶半導(dǎo)體或硅晶中介層。在基板50第一表面的一預(yù)定位置處形成有一第一導(dǎo)電接墊51，這個(gè)第一導(dǎo)電接墊51的大小比前述的實(shí)施例都大。延伸第一導(dǎo)電接墊51處以埋孔的方式形成有一第二導(dǎo)電柱53,在第二表面相應(yīng)于第一導(dǎo)電接墊51的位置處形成有一第三導(dǎo)電接墊60。延伸第一導(dǎo)電接墊51在基板中的另一位置以導(dǎo)通孔的方式形成有一第一導(dǎo)電柱55,第二導(dǎo)電接墊52則延伸第一導(dǎo)電柱55形成,第二導(dǎo)電接墊52通過第一導(dǎo)電柱55與第二導(dǎo)電柱53形成電連接。第二導(dǎo)電接墊52與第三導(dǎo)電接墊60形成于基板50的同一表面。第二導(dǎo)電柱53與第三導(dǎo)電接墊60的距離大約是5?10 μ m之間。
[0079]第二導(dǎo)電接墊52上形成有介電層54，其覆蓋第二導(dǎo)電接墊52。因此，通過這樣的結(jié)構(gòu)，第二導(dǎo)電接墊52與其上對(duì)應(yīng)的第三導(dǎo)電接墊60的部分，配合介電層54可形成一電容結(jié)構(gòu)。第一導(dǎo)電接墊51、第二導(dǎo)電柱53、第三導(dǎo)電接墊60以及其中夾置的基板50部分共同形成一電阻元件。因?yàn)楣灿玫谝粚?dǎo)電接墊51，因此形成一電阻電容并聯(lián)的架構(gòu)。
[0080]由于有第二導(dǎo)電柱53與第一導(dǎo)電柱55間隔較近的關(guān)系，因此需要設(shè)計(jì)絕緣層。第二導(dǎo)電柱53的周圍形成有第二絕緣層56,第一導(dǎo)電柱55的周圍有形成有第一絕緣層57。第二絕緣層56也隔離第二導(dǎo)電柱53與第一導(dǎo)電柱55。第二絕緣層56與第一絕緣層57除了使第二導(dǎo)電柱53與第一導(dǎo)電柱55形成電性隔離外,也可使其與基板50形成的電性隔離。當(dāng)然基板50表面的其他部分也都形成有第三絕緣層58、第四絕緣層59。
[0081]請(qǐng)參考圖6B,為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，其與圖6A類似，不同之處在于第二導(dǎo)電柱53周圍沒有形成絕緣層。
[0082]在圖6B與圖6C的實(shí)施例中，差異在于第二導(dǎo)電柱53的高度不同，圖6C是說(shuō)明第二導(dǎo)電柱53高度等于O時(shí)的實(shí)施例。從這兩個(gè)實(shí)施例可以得知，依據(jù)前述的公式:R=P [(d — L)/A],在P、d、A三個(gè)參數(shù)均不變的條件下,L越大則R越小，因此,所形成的電阻元件的電阻值R可通過調(diào)整第二導(dǎo)電柱53的高度來(lái)調(diào)整。
[0083]在前述的實(shí)施例中，導(dǎo)電柱的深度(或長(zhǎng)度)、基板的厚度或者導(dǎo)電柱與導(dǎo)電接墊之間的間距可控制電阻值的大小。
[0084]在以上所述的實(shí)施例中，凡提到導(dǎo)電接墊或者導(dǎo)電柱，這些元件的主要功用都是用來(lái)傳遞電信號(hào)，因此在材料上當(dāng)然是選擇金屬，例如一般半導(dǎo)體【技術(shù)領(lǐng)域】常用的金或者銅等等。
[0085]而從以上的實(shí)施例可以看出來(lái)，不論是電阻或者電容元件，均是形成于垂直于基板的方向，而非是水平式的電容或電阻。
[0086]半導(dǎo)體基板在各式等化器的設(shè)計(jì)上大都是實(shí)現(xiàn)在芯片電路上，因此除了占用芯片電路面積之外，在等化電路設(shè)計(jì)時(shí)也無(wú)法考慮到未來(lái)封裝規(guī)格。在前述實(shí)施例中，以基板或者搭配導(dǎo)電柱作為電阻元件。在前述實(shí)施例的結(jié)構(gòu)中可通過基板的厚度及導(dǎo)電柱與導(dǎo)電接墊間的距離以對(duì)電阻進(jìn)行設(shè)計(jì)值的調(diào)整，因此可獲得穩(wěn)定的電阻值，降低等化電路的實(shí)現(xiàn)難度。
[0087]在前述的實(shí)施例中，以硅晶體塊材(Silicon Bulk)的基板作為電阻元件的優(yōu)點(diǎn)無(wú)需于芯片上或是硅中介板上以額外元件制作電阻元件，而為了達(dá)到等化電路合理的電阻設(shè)計(jì)值(數(shù)OhnTlOOOhm),娃晶體塊材必須足夠薄,例如小于等于IOum,或者5um,或者到達(dá)lum。因此前述的實(shí)施例即可通過控制芯片或硅中介板的厚度來(lái)調(diào)整等化電路的電阻值。前述的實(shí)施例同時(shí)也提出以埋孔作為調(diào)整調(diào)整等化電路的電阻值之用，如此在芯片或是硅中介板厚度超過IOum時(shí)，同樣能通過實(shí)施例發(fā)揮利用硅晶體塊材作為電阻的優(yōu)點(diǎn)。當(dāng)以硅晶體塊材作為電阻元件時(shí)，前段或后段的制作工藝便無(wú)需顧慮到制成溫度對(duì)電阻值的影響，因此結(jié)構(gòu)中電容元件等相關(guān)制作工藝的設(shè)計(jì)及執(zhí)行自由度都會(huì)相當(dāng)?shù)母摺?br> [0088]請(qǐng)參考圖7，為實(shí)施例所揭露的半導(dǎo)體基板的另一實(shí)施例不意圖，其是應(yīng)用圖6A的實(shí)施例。這個(gè)實(shí)施例主要說(shuō)明應(yīng)用半導(dǎo)體基板時(shí)可使用錫鉛構(gòu)成的凸塊61 (Bump)或錫球來(lái)與其他的基板或者電子元件形成電連接。因此，參考圖8，為圖7的實(shí)施例中，與芯片70電連接的實(shí)施例示意圖。
[0089]請(qǐng)參考圖9,為實(shí)施例所揭露的半導(dǎo)體基板的應(yīng)用實(shí)施例不意圖。為了簡(jiǎn)化附圖，本實(shí)施例省略的大部分的標(biāo)號(hào)。在這個(gè)實(shí)施例中，可以看到堆疊了多個(gè)芯片71、72、79，每個(gè)芯片上都形成有傳遞信號(hào)的導(dǎo)通路徑，此外，芯片71與72中間夾置了一個(gè)前述實(shí)施例所討論的半導(dǎo)體基板80，其中形成有等化電路81是應(yīng)用圖6A的實(shí)施例，等化電路82是應(yīng)用圖6B的實(shí)施例，等化電路83是應(yīng)用圖6C的實(shí)施例。圖9的等化電路結(jié)構(gòu)的應(yīng)用結(jié)構(gòu)，可于高速信號(hào)傳輸路徑上進(jìn)行信號(hào)傳遞品質(zhì)的改善。
[0090]根據(jù)本揭露的實(shí)施例，利用基板當(dāng)作等化電路所需的電阻元件，在其他的實(shí)施例中，也可利用埋孔的深度或是芯片的厚度(TSV的高度)來(lái)控制電阻值的大小。而在其他的實(shí)施例中，在等化電路的導(dǎo)電接墊上直接制作上絕緣材料將電容制作于等化電路上。而在其他的實(shí)施例中，是將前述的結(jié)構(gòu)利用Re并聯(lián)的方式達(dá)到等化器的設(shè)計(jì)。在本揭露所有的等化器所需的被動(dòng)元件皆可利用IC Backend或構(gòu)裝制作工藝來(lái)完成電阻及電容元件，使本發(fā)明具有低成本的優(yōu)勢(shì)。
[0091]此外，本揭露的實(shí)施例的實(shí)現(xiàn)方式可利用后段制作工藝方式實(shí)現(xiàn)，因此未來(lái)于實(shí)現(xiàn)此創(chuàng)意結(jié)構(gòu)時(shí)，可依三維集成電路的芯片封裝規(guī)格的不同，例如不同厚度的芯片、不同的芯片堆疊顆數(shù)、不同深寬比的TSV而對(duì)電容或電阻進(jìn)行設(shè)計(jì)值的調(diào)整。
【權(quán)利要求】
1.一種半導(dǎo)體基板,包括有: 基板，具有相對(duì)的第一表面與第二表面； 第一導(dǎo)電接墊，形成于該基板的該第一表面的一預(yù)定位置； 第二導(dǎo)電接墊，對(duì)應(yīng)該第一導(dǎo)電接墊的位置而形成于該基板的該第二表面的一預(yù)定位置；以及 導(dǎo)電柱，形成于該基板中，該導(dǎo)電柱與該第一導(dǎo)電接墊以及該第二導(dǎo)電接墊其中之一接觸。
2.如權(quán)利要求1所述的半導(dǎo)體基板，其中還包括有一絕緣層，形成于該導(dǎo)電柱的周圍。
3.如權(quán)利要求1所述的半導(dǎo)體基板，其中還包括有: 第一絕緣層，形成于該基板的該第一表面的其余部分；以及 第二絕緣層，形成于該基板的該第二表面的其余部分。
4.如權(quán)利要求1至3的任一項(xiàng)所述的半導(dǎo)體基板，其中該導(dǎo)電柱與該第一導(dǎo)電接墊的距離為5 μ m~10 μ m之間。
5.一種半導(dǎo)體基板，包括有: 基板，具有相對(duì)的第一表面與第二表面； 第一導(dǎo)電接墊，形成于該基板的該第一表面的一預(yù)定位置； 第二導(dǎo)電接墊，對(duì)應(yīng)該第一導(dǎo)電接墊的位置而形成于該基板的該第二表面的一預(yù)定位`置； 第三導(dǎo)電接墊，形成于該基板的該第二表面； 第一導(dǎo)電柱，形成于該基板之中并與該第三導(dǎo)電接墊與該第一導(dǎo)電接墊形成電連接； 第一絕緣層，形成于該第一導(dǎo)電柱的周圍； 第三絕緣層，形成于該基板的該第一表面的其余部分；以及 第四絕緣層，形成于該基板的該第二表面的其余部分。
6.如權(quán)利要求5所述的半導(dǎo)體基板，還包括有第二導(dǎo)電柱，形成于該基板中并與該第一導(dǎo)電接墊接觸。
7.如權(quán)利要求6所述的半導(dǎo)體基板，其中該第二導(dǎo)電柱的周圍形成有一第二絕緣層。
8.如權(quán)利要求6所述的半導(dǎo)體基板，其中該第二導(dǎo)電柱與該第二導(dǎo)電接墊的距離為5 μ m ~ 10 μ m 。
9.一種半導(dǎo)體基板,包括有: 基板，具有相對(duì)的第一表面與第二表面； 第一導(dǎo)電接墊，形成于該基板的該第一表面的一預(yù)定位置； 第一導(dǎo)電柱，形成于該基板之中并與該第一導(dǎo)電接墊形成電連接； 第二導(dǎo)電接墊，對(duì)應(yīng)該第一導(dǎo)電柱的位置而形成于該基板的該第二表面的一預(yù)定位置； 介電層，形成于該第二導(dǎo)電接墊上； 第三導(dǎo)電接墊，形成于該基板的該第二表面以及該介電電層上； 第一絕緣層，形成于該第一導(dǎo)電柱的周圍； 第三絕緣層，形成于該基板的該第一表面的其余部分；以及 第四絕緣層，形成于該基板的該第二表面的其余部分。
10.如權(quán)利要求9所述的半導(dǎo)體基板，其中還包括有第二導(dǎo)電柱，形成于該基板中并與該第一導(dǎo)電接墊接觸。
11.如權(quán)利要求10所述的半導(dǎo)體基板，其中該第二導(dǎo)電柱與該第三導(dǎo)電接墊的距離為5μ m ~ 10 μ m 。
12.如權(quán)利要求10所述的半導(dǎo)體基板，其中該第二導(dǎo)電柱的周圍形成有一第二絕緣層。
13.如權(quán)利要求9所述的半導(dǎo)體基板，其中還包括有凸塊，形成于該第三導(dǎo)電接墊之上。
14.如權(quán)利要求13 所述的半導(dǎo)體基板，其中還包括有芯片，形成于該凸塊之上。
【文檔編號(hào)】H01L23/64GK103594440SQ201210367115
【公開日】2014年2月19日 申請(qǐng)日期:2012年9月28日 優(yōu)先權(quán)日:2012年8月15日
【發(fā)明者】陳鵬書, 李明林, 吳仕先, 劉淑芬 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院