技術特征：

1.抗EMI的超結VDMOS器件結構制備方法，其特征在于：

所述方法在使用深溝槽外延填充技術制造超結過程中，在刻蝕出深溝槽后，采用3次不同傾斜角度的硼離子注入依次形成三個P型輔助耗盡區。

2.根據權利要求1所述的抗EMI的超結VDMOS器件結構制備方法，其特征在于：

所述方法具體包括以下步驟：

步驟一：利用外延工藝，在重摻雜的N⁺襯底上外延一層35～50μm的N型外延層；

步驟二：通過Pbody光刻掩膜板掩膜，在N型外延層上進行硼離子注入形，并在900～1200°C高溫下推結90～300分鐘形成Pbody區7；

步驟三：在N型外延層上表面淀積一層Si₃N₄保護層，并利用P柱光刻掩膜板對Si₃N₄保護層進行刻蝕形成Si₃N₄保護層，然后對N型外延層進行深溝槽刻蝕，刻蝕出深度為30～45μm的深槽，溝槽寬度為3～5μm；

步驟四：在Si₃N₄保護層掩膜下，以角度θ1為注入傾斜角，劑量為1×10¹³cm^-3，能量為120keV的硼離子向深溝槽側壁注入，并旋轉180°使得深溝槽側壁兩側均形成硼離子注入區，注入后在1000°C高溫下退火30分鐘，形成P型輔助耗盡一區；

其中，θ1=arctan(4x/y)， y為溝槽深度，x為溝槽寬度；

步驟五：在Si₃N₄保護層掩膜下，以角度θ2為注入傾斜角，劑量為5×10¹²cm^-3，能量為80keV的硼離子向深溝槽側壁注入，并旋轉180°使得深溝槽側壁兩側均形成硼離子注入區，注入后在1000°C高溫下退火30分鐘，形成P型輔助耗盡二區；

其中，θ2=arctan(2x/y)，y為溝槽深度，x為溝槽寬度；

步驟六：在Si₃N₄保護層掩膜下，以角度θ3為注入傾斜角，劑量為1×10¹²cm^-3，能量為60keV的硼離子向深溝槽側壁注入，并旋轉180°使得深溝槽側壁兩側均形成硼離子注入區，注入后在1000°C高溫下退火30分鐘，形成P型輔助耗盡三區；

其中，θ3=arctan(4x/3y)，y為溝槽深度，x為溝槽寬度；

步驟七：在形成P型輔助耗盡區的深溝槽中外延生長P型摻雜的外延層，并去除Si₃N₄保護層，然后利用拋光工藝使得P外延層上表面與N型外延層上表面對齊，形成與N型外延層相間排列的P柱，即形成復合緩沖層；

步驟八：在復合緩沖層上依次形成超結VDMOS器件特征層：柵氧化層、多晶硅柵電極、N⁺源區、BPSG介質層、金屬化源電極。

3.如權利要求2所述的抗EMI的超結VDMOS器件結構制備方法制得的器件結構。