本發(fā)明涉及半導體及半導體制備技術領域，具體而言，涉及一種半導體器件及其制備方法。

背景技術：

半導體材料gan由于具有禁帶寬度大、電子飽和漂移速度高、擊穿場強高、導熱性能好等特點，已經(jīng)成為目前的研究熱點。在電子器件方面，gan材料比si和gaas更適合于制備高溫、高頻、高壓和大功率器件，因此gan基電子器件具有很好的應用前景。在橫向器件中，為了抑制緩沖層泄漏電流，得到較好的器件開關特性，要求gan緩沖層半絕緣或者高阻。在垂直器件中，為了更好的限制電流需要，同樣要求gan緩沖層半絕緣或者高阻。

要獲得高阻氮化物材料，一種方法是生長本征材料，費米能級位于禁帶中央；另一種方法是采用補償?shù)霓k法減小背景電子濃度，使費米能級接近中央。對gan材料來說，生長本征材料，工藝上極難實現(xiàn)，分子束外延(molecularbeamepitaxy，mbe)和有機金屬化學汽相淀積(metalorganicchemicalvapordeposition，mocvd)工藝生長的非故意摻雜gan薄膜一般為n型，背景電子濃度很高，所以只能采用補償?shù)姆椒ń档捅尘半娮訚舛龋玫礁咦鑗an外延材料。常用的方法有：通過引入高密度的穿透位錯，這些位錯能夠形成陷阱，俘獲背景電子或者控制生長條件實現(xiàn)高濃度c摻雜，c雜質(zhì)在gan體內(nèi)替代n原子作為受主雜質(zhì)，補償一部分由氧雜質(zhì)引入的背景電子。但是高密度位錯對于生長在gan高阻層之上的外延層通常是不希望看到的，不僅僅會直接影響輸運特性，而且會影響表面形貌以及異質(zhì)結構界面的粗糙度，另外還可能使器件可靠性降低。此外，實現(xiàn)高濃度c摻雜需要低壓、低溫等生長條件，通常也會引入大量位錯。

因此，通過向gan體內(nèi)摻入補償性的雜質(zhì)形成穩(wěn)定受主無疑是一種好的選擇，這種雜質(zhì)要么能夠在gan內(nèi)部形成空穴，中和多余的電子，要么就是能夠在gan體內(nèi)形成深能級陷阱，俘獲背景電子。通過摻雜引入受主雜質(zhì)，例如fe和mg。由于mg的激活效率遠低于fe，因此最常用的摻雜雜質(zhì)為fe。fe在gan中形成深受主能級成為電子陷阱，可以補償未摻雜生長的gan中的自由電子形成半絕緣材料。在生長fe摻雜gan高阻緩沖層生長過程中fe原子具有很強的驅(qū)動力替代ga原子在表面富集。fe源關閉后，開始生長非摻雜gan溝道層時富集在表面的fe一部分并入晶格一部分繼續(xù)偏析到表面，隨著厚度增加fe摻雜濃度逐漸降低，即fe在非摻雜gan溝道層中的拖尾效應。在停止fe源(濃度2e18cm^-3)通入腔體后，至少需要繼續(xù)生長厚度為1.2μm的ugan將fe摻雜濃度降至背景濃度(1e16cm^-3)以下，不然，當fe進入溝道層中形成深能級陷阱俘獲電子將減少二維電子氣(twodimensionalelectrongas，2deg)濃度以及形成雜質(zhì)散射降低遷移率。也就是說，緩沖層摻fe最初針對改善器件的特性可能會與預期的結果相反，降低器件的特性。

實現(xiàn)fe摻雜高阻緩沖層，需要找到合適的方法來降低fe摻雜拖尾效應給器件性能帶來的影響。一種方法為調(diào)制摻雜，即高濃度fe摻雜緩沖層靠近襯底側(cè)，遠離溝道層，中間通過非故意摻雜緩沖層厚度調(diào)節(jié)濃度，但是這部分非故意摻雜緩沖層并不能保持高阻的特性。在此基礎上發(fā)展的通過fe和c共摻的方法能夠使非故意摻雜緩沖層保持高阻，即在fe源關閉后，隨著非故意摻雜緩沖層中fe濃度緩慢下降的同時逐漸增加c摻雜濃度，但是如何實現(xiàn)fe、c共摻濃度的精確控制是一大難題。另一種方法是設置阻擋層，阻擋fe原子進入上層gan溝道層，包括設置aln阻擋層、低溫gan阻擋層等。但是，aln晶格與緩沖層晶格失配產(chǎn)生較大的張應力，很難獲得所希望厚度的沒有裂紋的高質(zhì)量aln薄膜，而低溫(900度)條件下生長的gan阻擋層晶體質(zhì)量同樣較差，會引起器件性能的下降和可靠性問題。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明的目的在于，提供一種半導體器件及其制備方法，以解決上述問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術方案：

一種半導體器件，所述半導體器件包括：

襯底；

位于所述襯底一側(cè)的緩沖層；

位于所述緩沖層遠離所述襯底一側(cè)的溝道層；以及

位于所述溝道層遠離所述緩沖層一側(cè)的勢壘層；

其中，所述緩沖層包括：

位于所述襯底一側(cè)且含有摻雜雜質(zhì)的高阻緩沖層，所述高阻緩沖層包括刻蝕掉富集于所述高阻緩沖層遠離所述襯底一側(cè)的摻雜雜質(zhì)后形成的刻蝕區(qū)。

進一步地，所述緩沖層還包括：

從所述高阻緩沖層遠離所述襯底一側(cè)的表面生長而成的外延層，所述外延層填充于所述刻蝕區(qū)，或所述外延層填充于所述刻蝕區(qū)并覆蓋所述高阻緩沖層遠離所述襯底一側(cè)的表面。

進一步地，所述刻蝕區(qū)的刻蝕深度在5nm至50nm之間，所述外延層的厚度在50nm至500nm之間。

進一步地，所述高阻緩沖層的厚度在0.5μm至2μm之間。

進一步地，所述摻雜雜質(zhì)為fe，所述fe的濃度在1e17cm^-3至2e20cm^-3之間。

進一步地，所述外延層由氮化物材料生長而成，該氮化物材料包括gan、aln、inaln、algan、inalgan中的至少一種。

進一步地，所述半導體器件還包括位于所述襯底和高阻緩沖層之間的成核層。

進一步地，所述半導體器件還包括位于所述勢壘層遠離所述溝道層一側(cè)的帽層。

本發(fā)明還提供一種半導體器件的制備方法，所述半導體器件的制備方法包括：

提供一襯底；

在襯底一側(cè)形成含有摻雜雜質(zhì)的高阻緩沖層；

對所述高阻緩沖層遠離所述襯底的一側(cè)進行刻蝕，去除富集的摻雜雜質(zhì)形成刻蝕區(qū)；

在位于外延層遠離襯底一側(cè)形成溝道層；

在位于溝道層遠離外延層一側(cè)形成勢壘層。

進一步地，對所述高阻緩沖層遠離所述襯底的一側(cè)進行刻蝕，去除富集的摻雜雜質(zhì)形成刻蝕區(qū)的步驟之后，所述方法還包括：

從所述高阻緩沖層的刻蝕區(qū)一側(cè)生長形成外延層，使所述外延層填充于所述刻蝕區(qū)，或使所述外延層填充于所述刻蝕區(qū)并覆蓋所述高阻緩沖層遠離所述襯底一側(cè)的表面；

進一步地，在襯底一側(cè)形成含有摻雜雜質(zhì)的高阻緩沖層的步驟之前，所述方法還包括：

在襯底一側(cè)形成成核層，所述成核層位于所述襯底和高阻緩沖層之間；

在位于溝道層遠離外延層一側(cè)形成勢壘層之后，所述半導體器件的制備方法的步驟還包括：

在勢壘層遠離所述溝道層一側(cè)形成帽層。

進一步地，所述在襯底一側(cè)形成含有摻雜雜質(zhì)的高阻緩沖層的步驟，包括：

向制備爐反應腔室內(nèi)通入nh3、tmga和cp2fe源，生長形成高阻緩沖層，其中，fe的濃度在1e17cm^-3至2e20cm^-3之間，生長溫度在900℃至1100℃之間；

高阻緩沖層生長形成之后，關閉tmga和cp2fe源，并對所述高阻緩沖層進行降溫。

進一步地，所述對所述高阻緩沖層遠離所述襯底的一側(cè)進行刻蝕，去除富集的摻雜雜質(zhì)形成刻蝕區(qū)的步驟，包括：

向制備爐反應腔室通入hcl和n2氣體，對高阻緩沖層表面進行刻蝕形成刻蝕區(qū)，所述刻蝕區(qū)深度在5nm至50nm之間，其中，hcl氣體和n2氣體的摩爾量之比在0.001至1之間，反應腔室的壓力在100torr至760torr之間；

刻蝕區(qū)刻蝕形成之后，關閉hcl和n2源，向制備爐反應腔室通入nh3和h2氣體，并將溫度控制在900℃至1100℃之間。

進一步地，所述對所述高阻緩沖層遠離所述襯底的一側(cè)進行刻蝕，去除富集的摻雜雜質(zhì)形成刻蝕區(qū)的步驟，包括：

將所述高阻緩沖層放入感應耦合等離子體反應腔室內(nèi)，并向所述感應耦合等離子體反應腔室內(nèi)通入刻蝕氣體，所述刻蝕氣體包括cl2、hcl；

開啟所述感應耦合等離子體反應腔室的激勵電源，激發(fā)感應耦合等離子體反應腔室內(nèi)的刻蝕氣體形成等離子體；

開啟所述感應耦合等離子體的偏壓電源，對所述高阻緩沖層進行刻蝕。

進一步地，所述對所述高阻緩沖層遠離所述襯底的一側(cè)進行刻蝕，去除富集的摻雜雜質(zhì)形成刻蝕區(qū)的步驟，包括：

將所述高阻緩沖層放入濕法刻蝕機臺反應腔室內(nèi)且配比為3:1的h2so4和h3po4溶液進行腐蝕，腐蝕時間在3min至5min之間；

使用氨水、稀hcl、ch3coch3、酒精和去離子水依次對腐蝕后的高阻緩沖層進行清洗。

在本發(fā)明中，通過對含有摻雜雜質(zhì)的高阻緩沖層表面進行刻蝕，解決了摻雜雜質(zhì)在高阻緩沖層一側(cè)的表面生長的非摻雜溝道層中的拖尾效應，抑制了半導體器件特性退化。

進一步地，通過刻蝕去除高阻緩沖層表面摻雜雜質(zhì)在其表面形成刻蝕區(qū)，并在所述刻蝕區(qū)生長形成外延層以合并所述刻蝕區(qū)，從而降低后續(xù)生長外延層的位錯密度，提升了半導體器件的穩(wěn)定性和可靠性。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹。應當理解，以下附圖僅示出了本發(fā)明的某些實施例，因此不應被看作是對范圍的限定，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他相關的附圖。

圖1為本發(fā)明實施例提供的一種半導體器件的結構示意圖。

圖2為本發(fā)明實施例提供的半導體器件制備方法的流程圖。

圖3為本發(fā)明實施例提供的半導體器件另一種制備方法的流程圖。

圖4a～4c為本發(fā)明實施例提供的一種緩沖層制備方法的步驟示意圖。

圖5為本發(fā)明實施例提供的半導體器件的部分mocvd工藝生長過程控制示意圖。

圖6為本發(fā)明實施例提供的半導體器件所含摻雜雜質(zhì)的濃度分布圖。

圖7為現(xiàn)有技術中半導體器件所含摻雜雜質(zhì)的濃度分布圖。

圖標：100-半導體器件；110-襯底；120-成核層；130-緩沖層；131-高阻緩沖層；132-外延層；140-溝道層；150-勢壘層；160-帽層。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述。顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。通常在此處附圖中描述和示出的本發(fā)明實施例的組件可以以各種不同的配置來布置和設計。因此，以下對在附圖中提供的本發(fā)明的實施例的詳細描述并非旨在限制要求保護的本發(fā)明的范圍，而是僅僅表示本發(fā)明的選定實施例。基于本發(fā)明的實施例，本領域技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

應注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步定義和解釋。

請參閱圖1，本發(fā)明實施例提供的一種半導體器件100包括襯底110、緩沖層130、溝道層140以及勢壘層150。

所述襯底110可以是由藍寶石、si、soi、sic、gan、aln、linbo3、稀土氧化物或者本領域的技術人員公知的任何其它適合生長氮化物的材料所制成。

所述緩沖層130位于所述襯底110一側(cè)，起到粘合接下來需要生長的半導體材料層的作用，又可以保護襯底110不被金屬離子侵入。本實施例中，所述緩沖層130包括位于所述襯底110一側(cè)且含有摻雜雜質(zhì)的高阻緩沖層131。所述高阻緩沖層131的制備材料包括氮化物。例如，包括gan、aln、inaln、algan、inalgan或其它半導體材料中的至少一種材料。優(yōu)選地，所述高阻緩沖層131由gan制成。可選地，所述高阻緩沖層131的厚度在0.5μm至2μm之間。所述摻雜雜質(zhì)可以為fe，也可以為mg。本實施例中，所述摻雜雜質(zhì)優(yōu)選為激活效率較高的fe，并且所述fe的濃度在1e17cm^-3至2e20cm^-3之間。所述高阻緩沖層131包括刻蝕掉富集于所述高阻緩沖層131遠離所述襯底110一側(cè)的摻雜雜質(zhì)后形成的刻蝕區(qū)。由于晶體表面缺陷處的刻蝕速率較快，刻蝕后在高阻緩沖層131一側(cè)形成許多位錯坑或六棱錐微結構組成的所述刻蝕區(qū)。所述刻蝕區(qū)深度在1nm至300nm之間，為了獲得良好的生長界面，優(yōu)選地，刻蝕區(qū)深度在5nm至50nm之間。

本實施例中，所述緩沖層130還包括從所述高阻緩沖層131遠離所述襯底110一側(cè)的表面生長而成的外延層132。所述外延層132填充于所述刻蝕區(qū)，或所述外延層132填充于所述刻蝕區(qū)并覆蓋所述高阻緩沖層131遠離所述襯底110一側(cè)的表面，使得該高阻緩沖層131在遠離所述襯底110一側(cè)的表面形成一平坦化層。可選地，所述外延層132的厚度在50nm至500nm之間。

所述溝道層140位于所述緩沖層130遠離所述襯底110一側(cè)用以提供二維電子氣(twodimensionalelectrongas，2deg)運動的溝道，所述勢壘層150位于所述溝道層140遠離所述緩沖層130一側(cè)。可選地，所述溝道層140是厚度在50nm至1000nm之間的gan層，所述勢壘層150為厚度在10nm至50nm之間的algan層。所述溝道層140和勢壘層150組合形成異質(zhì)結結構。

可選地，本實施例中，所述半導體器件100還包括位于所述襯底110和緩沖層130之間的成核層120。所述成核層120隨著不同的襯底材料而變化，用于影響異質(zhì)結結構的晶體質(zhì)量、表面形貌以及電學性質(zhì)等參數(shù)，進而起到匹配襯底材料和異質(zhì)結結構中的半導體材料層的作用。所述成核層120的制備材料可以包括gan、aln、algan或其它半導體材料中的至少一種材料。可選地，所述成核層120厚度為在10nm至200nm之間。

本實施例中，所述半導體器件100還可以包括位于所述勢壘層150遠離所述溝道層140一側(cè)的帽層160。所述帽層160可以為用于鈍化所述勢壘層150表面、降低柵電流并且使金屬/半導體歐姆接觸變得容易的鈍化層。可選地，所述帽層160為厚度在1nm至10nm之間的gan層。

本發(fā)明實施例提供的半導體器件100，通過對含有摻雜雜質(zhì)的高阻緩沖層131表面進行刻蝕，解決了摻雜雜質(zhì)(如，fe)在高阻緩沖層131一側(cè)的表面生長的非摻雜溝道層140中的拖尾效應，抑制了半導體器件100特性退化。

進一步地，通過刻蝕去除高阻緩沖層131表面摻雜雜質(zhì)的同時在其表面形成刻蝕區(qū)，并在所述刻蝕區(qū)生長形成外延層132以合并所述刻蝕區(qū)，從而降低后續(xù)生長外延層132的位錯密度，提升了半導體器件100的穩(wěn)定性和可靠性。

請參閱圖2，本發(fā)明實施例還提供了一種半導體器件100的制備方法，所述方法包括：

步驟s110，提供一襯底110；

步驟s120，在襯底110一側(cè)形成含有摻雜雜質(zhì)的高阻緩沖層131；

步驟s130，對所述高阻緩沖層131遠離所述襯底110的一側(cè)進行刻蝕，去除富集的摻雜雜質(zhì)形成刻蝕區(qū)；

步驟s140，在位于外延層132遠離襯底110一側(cè)形成溝道層140；

步驟s150，在位于溝道層140遠離外延層132一側(cè)形成勢壘層150。

請參閱圖3，為了提升了半導體器件100的穩(wěn)定性和可靠性，可選地，在步驟s130之后，所述方法還包括：

步驟s160，從所述高阻緩沖層131的刻蝕區(qū)一側(cè)生長形成外延層132，使所述外延層132填充于所述刻蝕區(qū)，或使所述外延層132填充于所述刻蝕區(qū)并覆蓋所述高阻緩沖層131遠離所述襯底110一側(cè)的表面。

可選地，在步驟s120之前，所述方法還可以包括：

步驟s170，在襯底110一側(cè)形成成核層120，所述成核層120位于所述襯底110和高阻緩沖層131之間。成核層120形成之后，所述高阻緩沖層131形成于所述成核層120遠離所述襯底110一側(cè)。

在形成勢壘層150之后，所述方法還可以包括：

步驟s180，在勢壘層150遠離所述溝道層140一側(cè)形成帽層160。

基于以上方法步驟，本發(fā)明所述的半導體器件100的具體制備方法可以有多種，以下將舉例對所述方法進行進一步說明。

例如，在利用有機金屬化學汽相淀積(metalorganicchemicalvapordeposition，mocvd)工藝生長氮化物外延層132的過程中，可以采用原位刻蝕高阻緩沖層131形成刻蝕區(qū)的制備方法。請參閱圖4a～4c，當采用原位刻蝕高阻緩沖層131形成刻蝕區(qū)時，所述方法包括：

提供6h-sic襯底110，在h2環(huán)境中升溫至1050℃至1200℃對襯底110進行熱處理10min至20min。然后，在襯底110一側(cè)生長形成厚度在10nm至200nm之間的aln成核層120。緊接著，在aln成核層120遠離所述襯底110一側(cè)生長形成厚度在0.5μm至2μm之間的fe摻雜的高阻緩沖層131。

另外，請參閱圖5，首先，可向制備爐反應腔室內(nèi)通入nh3、tmga和cp2fe源，fe的濃度在1e17cm^-3至2e20cm^-3之間，生長溫度在900℃至1100℃之間。在高阻緩沖層131生長形成之后，關閉tmga和cp2fe源，適當降低制備爐反應腔室內(nèi)溫度，將制備爐反應腔室內(nèi)溫度控制在500℃至1000℃之間。緊接著，對高阻緩沖層131表面進行刻蝕，關閉h2和nh3源，向制備爐反應腔室內(nèi)通入hcl和n2氣體，對高阻緩沖層131的表面進行刻蝕以形成位錯坑或六棱錐微結構的刻蝕區(qū)，如圖4a和4b所示。其中，hcl氣體和n2氣體的摩爾量之比在0.001至1之間，反應腔室的壓力在100torr至760torr之間。刻蝕區(qū)深度控制在1nm至300nm之間。為了獲得良好的生長界面，優(yōu)選地，刻蝕區(qū)深度控制在5nm至50nm之間。此后，關閉hcl和n2源，通入nh3和h2氣體，升高溫度，將溫度控制在900℃至1100℃之間。

刻蝕完成之后，打開tmga源，通過控制壓力、溫度和ⅴ/ⅲ比實現(xiàn)外延層132的側(cè)向生長，進而將刻蝕區(qū)形成的位錯坑或六棱錐微結構合并形成位于所述刻蝕區(qū)上方的外延層132，如圖4c所示。所述外延層132的厚度在50nm至500nm之間。

在mocvd工藝生長氮化物外延層132的過程中，還可以采用其他刻蝕方法對高阻緩沖層131表面進行刻蝕，例如，采用干法刻蝕或濕法刻蝕。

采用干法刻蝕時，可以將由藍寶石制成的襯底110在h2環(huán)境中升溫至1050℃至1200℃對襯底110進行熱處理5min至20min。然后，降溫到500℃至900℃之間，在所述襯底110一側(cè)生長形成厚度在20nm至40nm之間的gan、aln或algan等材料形成的成核層120。最后，在成核層120遠離所述襯底110的一側(cè)生長形成厚度在0.5μm至2μm之間的fe摻雜高阻緩沖層131。

詳細地，可首先向制備爐反應腔室通入nh3、tmga和cp2fe源，fe的濃度控制在1e17cm^-3至2e20cm^-3之間，生長溫度控制在950℃至1100℃之間。高阻緩沖層131生長形成之后，關閉tmga和cp2fe源，在nh3保護下待所述高阻緩沖層131降溫至制備爐反應腔室室溫后，將其取出。將摻雜fe高阻緩沖層131轉(zhuǎn)移至感應耦合等離子體(inductivelycoupledplasma，icp)干法刻蝕機臺內(nèi)進行表面刻蝕，刻蝕方法如下。

首先，將待刻蝕的高阻緩沖層131放入icp反應腔室，并向所述icp反應腔室內(nèi)輸入cl2、hcl等刻蝕氣體。在實際應用中，為避免產(chǎn)生雜質(zhì)離子污染，可不使用氯化物，例如bcl3或sicl4。此外，還可以在輸入刻蝕氣體的同時，向反應腔內(nèi)輸入少量的ar，即向icp反應腔室內(nèi)通入cl2和少量ar的混合氣體，在刻蝕過程中ar可以起到增強物理刻蝕的作用，從而提高刻蝕速率，進而提高工藝效率。接著，開啟icp的激勵電源，例如射頻電源，激勵電源向反應腔室施加激勵功率，使icp反應腔室內(nèi)的刻蝕氣體激發(fā)形成等離子體。再開啟icp的偏壓電源，偏壓電源向所述高阻緩沖層131施加偏壓功率，對所述高阻緩沖層131進行刻蝕。

刻蝕完成之后，將刻蝕后的高阻緩沖層131清洗后重新放置在mocvd機臺進行生長以形成外延層132。打開tmga源，通過控制壓力、溫度和ⅴ/ⅲ比實現(xiàn)側(cè)向生長，將緩沖層130表面刻蝕區(qū)形成的位錯坑或六棱錐微結構合并以形成厚度在50nm至500nm之間的外延層132。

采用濕法刻蝕與采用干法刻蝕的方法大致相同，不同之處在于，濕法刻蝕是將待刻蝕的高阻緩沖層131放入濕法刻蝕機臺的反應腔室內(nèi)進行刻蝕，具體方法如下。

首先，將待刻蝕的高阻緩沖層131放入濕法刻蝕機臺反應腔室內(nèi)容設的配比為3:1的h2so4和h3po4溶液進行腐蝕，腐蝕時間在3min至5min之間。腐蝕結束后，使用氨水、稀hcl、ch3coch3、酒精和去離子水依次清洗。

本發(fā)明根據(jù)fe摻雜gan生長過程中在其表面偏析而富集的現(xiàn)象，通過干法刻蝕過程中與fe離子反應生成氣態(tài)fecl3、fecl2，或濕法刻蝕過程中被酸腐蝕生成可溶性亞鐵鹽或鐵鹽，從而除去富集在表面fe離子。根據(jù)本發(fā)明提供的制備方法制備的半導體器件100，其中摻雜雜質(zhì)fe濃度分布如圖6所示，與圖7中所示的現(xiàn)有技術中半導體器件100所含摻雜雜質(zhì)fe濃度分布相比，本發(fā)明可有效地抑制fe在緩沖層130之上生長的i-gan溝道層140中的拖尾現(xiàn)象(圖6中假設的fe離子出現(xiàn)在i-gan溝道層140中是由于熱擴散造成)。此外，刻蝕后在緩沖層130表面形成的位錯坑或六棱錐微結構(刻蝕區(qū))，通過側(cè)向生長合并然后在合并后的薄膜層上繼續(xù)生長gan外延層132，進一步提高了氮化物晶體質(zhì)量。

在本發(fā)明的描述中，還需要說明的是，除非另有明確的規(guī)定和限定，術語“設置”應做廣義理解，例如，可以是直接設置，也可以通過中間媒介間接設置。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本發(fā)明中的具體含義。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。