半導體結構的形成方法
【技術領域】
[0001]本發明涉及半導體制造技術領域，尤其涉及一種半導體結構的形成方法。
【背景技術】
[0002]隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，平面晶體管的柵極尺寸也越來越短，傳統的平面晶體管對溝道電流的控制能力變弱，產生短溝道效應，產生漏電流，最終影響半導體器件的電學性倉泛。
[0003]為了克服晶體管的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應晶體管(Fin FET)。鰭式場效應晶體管是一種常見的多柵器件。
[0004]如圖1所示，是一種鰭式場效應晶體管的立體結構示意圖，包括:半導體襯底100 ；位于半導體襯底100表面的鰭部101 ;位于半導體襯底100表面的介質層102，所述介質層102覆蓋部分所述鰭部101的側壁，且介質層102表面低于鰭部101頂部；位于介質層102表面、以及鰭部101的頂部和側壁表面的柵極結構103 ;位于所述柵極結構103兩側的鰭部101內的源區104a和漏區104b。
[0005]然而，現有技術所形成的鰭式場效應晶體管性能不穩定、可靠性較差。

【發明內容】

[0006]本發明解決的問題是提供一種半導體結構的形成方法，所形成的半導體結構形貌良好、性能改善。
[0007]為解決上述問題，本發明提供一種半導體結構的形成方法，包括:提供襯底，所述襯底具有核心區和外圍區；在所述襯底表面形成第一鰭部和第二鰭部，所述第一鰭部位于所述核心區內，所述第二鰭部位于所述外圍區內；在所述襯底表面形成隔離層，所述隔離層的表面低于所述第一鰭部和第二鰭部的頂部表面，且所述隔離層覆蓋所述第一鰭部和第二鰭部的部分側壁表面；在形成所述隔離層之后，在所述第一鰭部和第二鰭部的側壁和頂部表面形成第一氧化層；對所述核心區的第一氧化層進行氧化處理；在所述氧化處理之后，對所述核心區的第一氧化層進行刻蝕。
[0008]可選的，還包括:在所述刻蝕工藝之后，所述第一鰭部的側壁和頂部表面具有未被刻蝕的部分第一氧化層；重復一次或若干次所述對核心區的第一氧化層所進行的氧化處理、以及所述氧化處理之后的刻蝕工藝，直至去除所述核心區的第一氧化層，并暴露出所述第一鰭部的側壁和頂部表面為止。
[0009]可選的，對核心區的第一氧化層進行氧化處理、以及氧化處理之后的刻蝕工藝的次數為1次?3次。
[0010]可選的，所述刻蝕工藝為各向同性的干法刻蝕工藝，所述干法刻蝕工藝為SiCoNi工藝，所述SiCoNi工藝的參數包括:功率10W?100胃，刻蝕氣體包括順3、即3、他，其中，順3的流量為Osccm?500sccm, NF3的流量為20sccm?200sccm,所述NF3和NH3的比例小于等于 2:10, He 的流量為 400sccm ?1200sccm。
[0011]可選的，在對所述核心區的第一氧化層進行刻蝕之后，暴露出所述第一鰭部的側壁和頂部表面。
[0012]可選的，還包括:在暴露出所述第一鰭部的側壁和頂部表面之后，采用化學氧化工藝在所述第一鰭部的側壁和頂部表面形成第二氧化層。
[0013]可選的，還包括:在形成所述第二氧化層之后，在所述第二氧化層表面形成橫跨于所述第一鰭部上的柵極結構。
[0014]可選的，所述柵極結構包括:位于第二氧化層表面的柵介質層、以及位于柵介質層表面的柵極層。
[0015]可選的，所述柵介質層的材料為高K介質材料；所述柵極層的材料為金屬。
[0016]可選的，所述氧化處理工藝包括:采用通入臭氧的水溶液對核心區的第一氧化層進行處理。
[0017]可選的，在所述通入臭氧的水溶液中，臭氧在水中的濃度為3ppm?50ppm。
[0018]可選的，在對所述核心區的第一氧化層進行氧化處理之前，在外圍區的第一氧化層表面形成掩膜層；以所述掩膜層為掩膜，對核心區的第一氧化層進行氧化處理和刻蝕。
[0019]可選的，所述第一氧化層的形成工藝包括:在形成所述隔離層之后，在所述隔離層表面、第一鰭部的側壁和頂部表面、以及第二鰭部的側壁和頂部表面形成橫跨于所述第一鰭部和第二鰭部的偽柵極結構，所述偽柵極結構包括:第一氧化層、以及位于所述第一氧化層表面的偽柵極層；在所述偽柵極結構兩側的第一鰭部和第二鰭部內形成源漏區；在形成所述源漏區之后，在隔離層、第一鰭部和第二鰭部表面形成介質層，所述介質層的表面暴露出所述偽柵極結構的表面；去除所述偽柵極層，在所述介質層內形成開口，所述開口底部暴露出第一氧化層表面。
[0020]可選的，所述偽柵極結構的形成工藝包括:在所述隔離層表面、第一鰭部的側壁和頂部表面、以及第二鰭部的側壁和頂部表面形成第一氧化膜；在所述第一氧化膜表面形成偽柵極膜；刻蝕部分所述第一氧化膜和偽柵極膜，直至暴露出部分隔離層表面、第一鰭部的側壁和頂部表面、以及第二鰭部的側壁和頂部表面，形成橫跨于第一鰭部和第二鰭部的偽柵極結構。
[0021]可選的，所述第一氧化膜的形成工藝為沉積工藝。
[0022]可選的，所述第一氧化層的形成工藝為熱氧化工藝。
[0023]可選的，所述第一氧化層的厚度為10埃?100埃。
[0024]可選的，還包括:在形成所述第一氧化層之前，在所述隔離層表面、第一鰭部的側壁和頂部表面、以及第二鰭部的側壁和頂部表面形成橫跨于所述第一鰭部和第二鰭部的偽柵極結構，所述偽柵極結構包括偽柵極層；在所述偽柵極結構兩側的第一鰭部和第二鰭部內形成源漏區；在形成所述源漏區之后，在隔離層、第一鰭部和第二鰭部表面形成介質層，所述介質層的表面暴露出所述偽柵極結構的表面；去除所述偽柵極層，在所述介質層內形成開口，所述開口底部暴露出部分隔離層表面、第一鰭部的側壁和頂部表面、以及第二鰭部的側壁和頂部表面；所述第一氧化層形成于所述開口底部的第一鰭部側壁和頂部表面、第二鰭部和頂部表面。
[0025]可選的，所述偽柵極層的材料為多晶硅；所述偽柵極層的厚度為500埃?1500埃；去除所述偽柵極層的工藝為干法刻蝕、濕法刻蝕、或干法刻蝕和濕法刻蝕的組合。
[0026]與現有技術相比，本發明的技術方案具有以下優點:
[0027]本發明的形成方法中，在襯底表面形成覆蓋第一鰭部和第二鰭部部分側壁的隔離層之后，在所述第一鰭部和第二鰭部的側壁和頂部表面形成第一氧化層。其中，所述核心區內的器件密度比大外圍區的器件密度大，因此，形成于核心區內的鰭式場效應晶體管的尺寸較小，則形成于外圍區的第二鰭部側壁和頂部表面的第一氧化層不適用于核心區的第一鰭部表面，因此，在形成第一氧化層之后，需要去除核心區的第一氧化層，以便后續工藝形成適用于核心區的第一鰭部表面的氧化層。為了在去除核心區第一氧化層之后，改善第一鰭部表面的形貌，在刻蝕工藝之前，對所述核心區的第一氧化層進行氧化處理，能夠提高所述第一氧化層內的氧離子含量，尤其是所述第一氧化層與第一鰭部相接觸表面的氧離子含量，從而使得第一氧化層與第一鰭部相接觸的界面更為清晰，則后續刻蝕核心區的第一氧化層之后，能夠保證第一鰭部的表面更為粗糙度降低、表面形貌更為光滑，有利于保證所形成的鰭式場效應管的性能更為穩定。而且，由于所述核心區的第一氧化層與第一鰭部接觸表面的氧離子含量提高，有利于提高刻蝕核心區第一氧化層的速率，從而縮短所述刻蝕工藝的時間，進而使得形成鰭式場效應晶體管的工藝制程時間減少。
[0028]進一步，在所述刻蝕工藝之后，所述第一鰭部的側壁和頂部表面具有未被刻蝕的部分第一氧化層，重復一次或若干次所述對核心區的第一氧化層所進行的氧化處理、以及所述氧化處理之后的刻蝕工藝，直至去除所述核心區的第一氧化層，并暴露出所述第一鰭部的側壁和頂部表面為止。在所述刻蝕工藝之后再次進行所述氧化處理工藝，不僅能夠用于使為被去除的部分第一氧化層進一步氧化，還能夠去除前序刻蝕工藝殘留于第一氧化層表面或隔離層表面的刻蝕副產物，從而不僅能夠去除厚度較厚的第一氧化層，還能夠保證在完全去除第一氧化層，并暴露出第一鰭部表面之后，所述第一鰭部表面以及隔離層表面不會附著副產物，從而保證了后續形成于鰭部表面的鰭式場效應晶體管的性能穩定。
【附圖說明】
[0029]圖1是一種鰭式場效應晶體管的立體結構示意圖；
[0030]圖2至圖13是本發明實施例的半導體結構的形成過程的結構示意圖。
【具體實施方式】
[0031]如【背景技術】所述，現有技術所形成的鰭式場效應晶體管性能不穩定、可靠性較差。
[0032]為了能夠進一步縮小半導體器件的尺寸、提高半導體器件的集成度，在晶體管中引入了一種高K金屬柵極(High-K Metal Gate，簡稱HKMG)結構。請繼續參考圖1，所述柵極結構103包括:位于鰭部101側壁和頂部表面的柵介質層、以及位于柵介質層表面的柵極層。而所述柵極結構1