專利名稱：一種通用變頻器實時控制器的制作方法
技術領域：
本發明涉及變頻器控制技術領域，特別涉及一種通用變頻器實時控制器。
背景技術：
隨著電力電子技術的發展，通用變頻器作為電力電子技術的產物，在國民經濟的 各個領域如冶金、石油、電力等行業得到廣泛的應用。 變頻器是利用電力半導體器件的通斷作用將工頻電源變換為另一頻率電能的控 制裝置。通用變頻器實時控制器是變頻器控制的最關鍵部件，直接關系到變頻器的控制品 質以及可靠性。通用變頻器實時控制器的作用是根據系統采集的電壓電流信號進行一系列 復雜的運算，根據運算結果產生驅動功率單元的P麗脈沖，同時根據從外部接收的控制命 令實現邏輯控制、控制參數的傳遞以及實時通信等。目前，有一種通用變頻器實時控制器的 架構是定點DSP+FPGA，但是這種架構的缺點是定點DSP對浮點數的處理有一定的限制，因 此，影響控制精度。為了解決控制精度的問題，現有技術中還有一種通用變頻器實時控制器 的結構，下面結合圖1來詳細說明。 參見圖l，該圖為現有技術中通用變頻器實時控制器的結構示意圖。 目前通用變頻器實時控制器的結構主要采用定點主DSP101+浮點協處理
DSP102+PLC103的結構形式。 其中，定點主DSPIOI主要完成系統邏輯判斷、功率單元的控制以及故障中斷的處 理。定點主DSP101通過雙口 RAM104與浮點協處理DSP102進行數據交換，具體為定點主 DSP101通過雙口 RAM104將檢測到的電壓電流信號發送給專門用于復雜矢量計算、運算速 度更快的浮點協處理DSP102 ;定點主DSPIOI根據浮點協處理DSP102的運算結果輸出控制 信號控制各個功率單元的導通時間和頻率，改變變頻器的輸出頻率。 PLC103主要用于變頻器開關信號的邏輯控制。PLC103與定點主DSP101采用硬連 接的信號定義。 由于PLC103進行開關信號的邏輯控制，大大增加了成本。并且，浮點協處理 DSP102進行運算以后，再把運算結果送回定點主DSPIOI，然后定點主DSP101根據運算結果 輸出P麗控制信號控制各個功率單元的導通時間和頻率，改變變頻器的輸出頻率，這在一 定程度上影響了系統的實時性。

發明內容
本發明要解決的技術問題是提供一種通用變頻器實時控制器，結構簡單成本低， 實時性高。 本發明實施例提供一種通用變頻器實時控制器，包括第一浮點DSP、第一雙口 RAM和微處理器； 所述微處理器，用于通過所述第一雙口 RAM將控制命令信息發送給所述第一浮點 DSP ;并通過所述第一雙口 RAM將所述第一浮點DSP的運行信息發送給上位機；
所述第一浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電 流信號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現整流控制。
優選地，還包括第二浮點DSP和第二雙口 RAM ; 所述微處理器，還用于通過所述第二雙口 RAM將所述控制命令信息發送給所述第 二浮點DSP ;并通過所述第二雙口 RAM將所述第二浮點DSP的運行信息發送給所述上位機；
所述第二浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電 流信號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現逆變控制。
優選地，還包括數據緩沖單元，所述第一浮點DSP和第二浮點DSP將產生的P麗控 制脈沖通過所述數據緩沖單元發送給功率單元。 優選地，還包括可編程邏輯控制單元，用于對所述微處理器、第一浮點DSP和第二 浮點DSP的地址信號、讀寫信號以及片選信號進行譯碼，產生所述微處理器的外圍電路、第 一雙口 RAM、第二雙口 RAM、數據緩沖單元以及并行總線接口的邏輯選通信號、方向控制信 號和讀寫信號。 優選地，所述微處理器掛有以太網接口 、 RS485接口 、 USB接口 、 UART接口 、并行總 線接口和PROFIBUS接口。優選地，所述第一浮點DSP和第二浮點DSP均自帶FLASH、 SDRAM和JTAG接口 ；
所述FLASH,用于存儲DSP程序和運行數據；
所述SDRAM，用于存儲DSP運行中的實時數據；
所述JTAG接口 ，用于程序的下載和調試。優選地，所述微處理器自帶NOR FLASH、 NAND FLASH、 SDRAM和JTAG接口 ；
所述NOR FLASH,用于存儲操作系統和應用程序；
所述NAND FLASH,用于存儲數據和故障記錄； 所述SDRAM，用于微處理器的內存使用，所述操作系統和應用程序在該SDRAM中運 行。 優選地，還包括電源單元，用于提供5V電壓、3. 3V電壓、1. 8V電壓和1. 2V電壓；
5V電壓經過濾波以后提供數字5V電源； 3. 3V為所述微處理器、第一浮點DSP、第二浮點DSP的外圍電路供電，還為所述可
編程邏輯控制單元供電； 1. 8V為所述微處理器的內核供電； 1. 2V為所述第一浮點DSP和第二浮點DSP的內核供電； 優選地，還包括復位單元，用于為所述微處理器、第一浮點DSP和第二浮點DSP提 供復位信號。 本發明實施例還提供一種通用變頻器實時控制器，包括微處理器、第二浮點DSP 和第二雙口 RAM ; 所述微處理器，用于通過所述第二雙口 RAM將控制命令信息發送給所述第二浮點 DSP ;并通過所述第二雙口 RAM將所述第二浮點DSP的運行信息發送給上位機；
所述第二浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電 流信號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現逆變控制。
與現有技術相比，本發明具有以下優點
該通用變頻器實時控制器通過微處理器、第一浮點DSP和第一雙口 RAM實現通用 變頻器的實時控制。由于第一浮點DSP可以對浮點數進行處理，具有精確的計算能力，可以 根據采集的電壓信號和電流信號完成復雜的計算，由計算結果產生P麗控制脈沖，直接將 P麗控制脈沖輸出，并且第一浮點DSP和微處理器之間可以直接進行數據交換，這樣可以保 證較高的控制實時性。另外，本發明提供的控制器直接用微處理器就可以實現開關信號的 邏輯控制，而不需要現有技術中價格昂貴的PLC來進行開關信號的邏輯控制，因此，本通用 變頻器實時控制器的成本較低。


圖1是現有技術中通用變頻器實時控制器的結構示意圖； 圖2是本發明實施例一提供的通用變頻器實時控制器結構示意圖； 圖3是本發明實施例二提供的通用變頻器實時控制器結構示意圖； 圖4是本發明實施例三提供的通用變頻器實時控制器結構示意圖； 圖5是本發明實施例四提供的通用變頻器實時控制器結構示意圖； 圖6是本發明提供的通用變頻器實時控制又一實施例結構示意圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明 的具體實施方式
做詳細的說明。 參見圖2，該圖為本發明實施例一提供的通用變頻器實時控制器結構示意圖。
該實施例提供的通用變頻器實時控制器，包括第一浮點DSP201、第一雙口 RAM202和微處理器203。 所述微處理器203，用于實現整個系統的管理和通信控制，通過所述第一雙口 RAM202將控制命令信息發送給所述第一浮點DSP201 ;并通過所述第一雙口 RAM202將所述 第一浮點DSP201的運行信息發送給上位機。 所述微處理器203完成的主要管理和通信控制包括開關信號的邏輯控制、與第 一浮點DSP的通信控制、故障記錄、程序下載等。 需要說明的是，微處理器203可以采用ARM芯片，優選可以采用ARM9芯片。當然， 具有相同功能的微處理器芯片均可以采用，本發明的實施例不做具體限制，例如，可以采用 具有相同功能的POWER PC微處理器。 所述第一浮點DSP201，用于讀取外部的電壓信號和電流信號，根據所述電壓信號 和電流信號進行算法運算，由運算結果產生P麗控制脈沖，實現整流控制，將三相交流電變 換為可控的直流電。該通用變頻器實時控制器通過微處理器203、第一浮點DSP201和第一 雙口 RAM202實現通用變頻器的實時控制。由于第一浮點DSP201可以對浮點數進行處理， 具有精確的計算能力，可以實現由電壓信號、電流信號和控制命令信息完成復雜的計算，產 生P麗控制脈沖，直接將P麗控制脈沖輸出，并且第一浮點DSP201和微處理器203可以直 接進行數據交換，這樣可以保證較高的控制實時性。另外，由于PLC的價格昂貴，本發明提 供的控制器直接用微處理器就可以實現開關信號的邏輯控制，而不需要PLC來進行開關信 號的邏輯控制，因此，本通用變頻器實時控制器的成本較低。
參見圖3，該圖為本發明實施例二提供的通用變頻器實時控制器結構示意圖。
與圖2所示實施例相比，本實施例提供的通用變頻器實時控制器還包括第二浮點 DSP204和第二雙口 RAM205。 所述微處理器203，還用于通過所述第二雙口 RAM205將所述控制命令信息發送給 所述第二浮點DSP204 ;并通過所述第二雙口 RAM205將所述第二浮點DSP204的運行信息發 送給上位機。 所述第二浮點DSP204，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、 電流信號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現逆變控制，將 直流電變成電壓頻率可調的三相交流電。 需要說明的是，第二浮點DSP204與第一浮點DSP201的工作原理相同，區別僅是一 個用于通用變頻器的整流控制，一個用于通用變頻器的逆變控制。可以理解的是，不限制其 中哪個用于整流控制，哪個用于逆變控制。 由于兩個浮點DSP均能完成復雜的運算，因此，該實施例提供的通用變頻器實時 控制器可以同時實現整流控制和逆變控制。由于兩個浮點DSP的工作互相獨立，因此可以 拆卸成單獨的兩套控制系統，如果僅需要實現整流控制時，可以選擇第二浮點DSP不工作； 同理，如果僅需要實現逆變控制時，可以選擇第一浮點DSP不工作。
下面結合圖4詳細介紹通用變頻器實時控制器的架構。 參見圖4，該圖為本發明實施例三提供的通用變頻器實時控制器結構示意圖。
需要說明的是，所述第一浮點DSP讀取外部的電壓信號和電流信號，及第二浮點 DSP讀取外部的電壓信號和電流信號均是通過并行總線進行讀取的。 通用變頻器實時控制器還包括數據緩沖單元207，所述第一浮點DSP201和第二浮 點DSP204將產生的P麗控制脈沖通過所述數據緩沖單元207發送給功率單元。
數據緩沖單元207包括微處理器并行總線的數據緩沖電路和兩個浮點DSP并行總 線的數據緩沖電路，實現信號的電平轉換以及并行總線的驅動，把3. 3V總線信號轉換成驅 動電流更大的5V信號，保證電平匹配和足夠的驅動能力。 本實施例提供的通用變頻器實時控制器還包括可編程邏輯控制單元，本實施例優
選采用可編程邏輯器件206 (CPLD， Complex Programmable LogicDevice)。 CPLD206用于對所述微處理器203、第一浮點DSP201和第二浮點DSP204的地址信
號、讀寫信號以及片選信號進行譯碼，產生所述微處理器203外圍電路、第一雙口 RAM202、
第二雙口 RAM205、數據緩沖單元207以及并行總線接口的邏輯選通信號、方向控制信號和
讀寫信號。 其中，微處理器203掛有以太網接口 、USB接口 、RS485接口 、UART接口 、外部總線擴 展接口 、并行總線接口和PROFIBUS接口 ，這些接口可以實現與多種外部控制系統的通信。
微處理器203通過PROFIBUS接口實現與外部PLC控制器的實時通信，實現實時控 制和數據傳輸；通過RS485接口利用MODBUS標準協議與面板人機界面通信，實現實時控制 和參數傳遞；USB接口可以實現程序更新和故障記錄下載等功能。上位機可以通過以太網 或UART接口進行運行監控、故障記錄、程序下載等。 參見圖5，該圖為本發明實施例四提供的通用變頻器實時控制器結構示意圖。
本實施例提供的通用變頻器實時控制器還包括電源單元208、復位單元209和時鐘發生單元210。 電源單元208，用于接收5V電壓的輸入，輸出5V電壓、3. 3V電壓、1. 8V電壓和1. 2V電壓。 需要說明的是，電源單元208輸出的5V電壓是對輸入的5V電壓經過濾波以后的 數字5V電壓。 3. 3V為所述微處理器203、第一浮點DSP201、第二浮點DSP204的外圍電路供電，還 為CPLD206供電。 1. 8V為所述微處理器203的內核供電。 1. 2V為所述第一浮點DSP201和第二浮點DSP204的內核供電。 復位單元209，用于為微處理器203、第一浮點DSP201和第二浮點DSP204提供復
位，如圖5中所示的復位信號RST。 時鐘發生單元210的兩個有源晶體電路分別為兩個浮點DSP提供時鐘信號，另外
兩個無源晶體電路分別為微處理器供主時鐘和輔助時鐘，滿足微處理器的運行需要，例如
圖5中的時鐘信號CLKA和CLKB分別為第一浮點DSP和第二浮點DSP提供時鐘信號。時鐘
信號CLKC和CLKD為微處理器203提供的主時鐘信號和輔助時鐘信號。優選地，所述第一浮點DSP201和第二浮點DSP204均自帶FLASH、SDRAM和JTAG接
□; 所述FLASH,用于存儲DSP程序和運行數據；
所述SDRAM，用于存儲DSP運行中的實時數據；
所述JTAG接口 ，用于程序的下載和調試。所述微處理器自帶NOR FLASH、 NAND FLASH、 SDRAM和JTAG接口 ；
所述NOR FLASH,用于存儲操作系統和應用程序；
所述NAND FLASH,用于存儲數據和故障記錄； 所述SDRAM，用于微處理器的內存使用，所述操作系統和應用程序在該SDRAM中運 行。 下面以微處理器為ARM處理器為例，簡單說明通用變頻器實時控制器的工作原 理 在系統上電后，電源單元的DC/DC變換器根據預先設定好的順序，先后啟動并提 供控制器需要的各種電源。時鐘發生單元分別為微處理器、第一浮點DSP和第二浮點DSP 提供時鐘信號。第一浮點DSP在上電后按照時鐘發生單元提供的時鐘，完成自己的初始化。 其地址線、片選以及讀寫控制信號分別與CPLD進行連接，由CPLD對其控制邏輯進行時序控 制和地址解碼，完成對外部的訪問。 第二浮點DSP的工作情況與第一浮點DSP基本一樣。第一浮點DSP和第二浮點 DSP在CPLD的控制下，通過其自身外部擴展總線從數據緩沖單元讀取外部的電壓信號和電 流信號，同時從雙口 RAM單元讀取ARM處理器的控制命令、參數設定等，然后通過算法運算， 產生P麗控制脈沖通過數據緩沖單元輸出，實現變頻器的實時控制。 ARM處理器在上電后按照時鐘發生單元提供的時鐘，完成自己的Vxworks系統啟 動和初始化。其地址線、片選以及讀寫控制信號分別與CPLD進行連接，由CPLD對其控制邏 輯進行時序控制和地址解碼，完成對外部的訪問。
ARM處理器通過RS485、以太網或PR0FIBUS接口與上位機或人機界面建立通信，獲取控制命令和參數，并實時上傳通用變頻器的各種運行信息。ARM處理器通過雙口 RAM與浮點DSP建立連接，實現數據的實時交換。ARM處理器在CPLD的控制下，通過其外部擴展總線從數據緩沖單元讀取外部送入的數字量，并綜合獲取的各種控制信息，產生開關控制邏輯信號，通過其外部擴展總線從數據緩沖單元送出，實現通用變頻器的開關邏輯控制。
本發明實施例還提供一種用于實現逆變控制的通用變頻器實時控制器，參見圖6，該圖為本發明提供的通用變頻器實時控制又一實施例結構示意圖。 該通用變頻器實時控制器包括微處理器601、第二浮點DSP602和第二雙口廳603。 所述微處理器601，用于通過所述第二雙口 RAM603將控制命令信息發送給所述第二浮點DSP602 ;并通過所述第二雙口 RAM603將所述第二浮點DSP602的運行信息發送給上位機。 所述第二浮點DSP602，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電流信號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現逆變控制。
需要說明的是，當要進行有速度傳感器的高精度矢量控制或直接轉矩控制時，系統需要對轉速信號進行實時采集并實現速度的閉環控制，這時第二浮點DSP602讀取外部的電壓信號、電流信號和速度信號，根據所述電壓信號、電流信號和速度信號進行算法運算，由運算結果產生P麗控制脈沖，實現閉環控制。 需要說明的是，本實施例提供的通用變頻器實時控制器與圖2對應的通用變頻器實時控制器的工作原理相同，主要區別是， 一個用于實現整流控制， 一個實現逆變控制，因此，具體的工作原理在此不再贅述。 該通用變頻器實時控制器通過微處理器、第二浮點DSP和第二雙口 RAM實現通用變頻器的實時控制。由于第二浮點DSP可以對浮點數進行處理，具有精確的計算能力，可以根據采集的電壓信號和電流信號完成復雜的計算，由計算結果產生P麗控制脈沖，直接將P麗控制脈沖輸出，并且第二浮點DSP和微處理器之間可以直接進行數據交換，這樣可以保證較高的控制實時性。另外，本發明提供的控制器直接用微處理器就可以實現開關信號的邏輯控制，而不需要現有技術中價格昂貴的PLC來進行開關信號的邏輯控制，因此，本通用變頻器實時控制器的成本較低。 以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
一種通用變頻器實時控制器，其特征在于，包括第一浮點DSP、第一雙口RAM和微處理器；所述微處理器，用于通過所述第一雙口RAM將控制命令信息發送給所述第一浮點DSP；并通過所述第一雙口RAM將所述第一浮點DSP的運行信息發送給上位機；所述第一浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電流信號和控制命令信息進行算法運算，由運算結果產生PWM控制脈沖，實現整流控制。
2. 根據權利要求1所述的通用變頻器實時控制器，其特征在于，還包括第二浮點DSP和 第二雙口 RAM ;所述微處理器，還用于通過所述第二雙口 RAM將所述控制命令信息發送給所述第二浮 點DSP ;并通過所述第二雙口 RAM將所述第二浮點DSP的運行信息發送給所述上位機；所述第二浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電流信 號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現逆變控制。
3. 根據權利要求2所述的通用變頻器實時控制器，其特征在于，還包括數據緩沖單元， 所述第一浮點DSP和第二浮點DSP將產生的P麗控制脈沖通過所述數據緩沖單元發送給功 率單元。
4. 根據權利要求3所述的通用變頻器實時控制器，其特征在于，還包括可編程邏輯控 制單元，用于對所述微處理器、第一浮點DSP和第二浮點DSP的地址信號、讀寫信號以及片 選信號進行譯碼，產生所述微處理器的外圍電路、第一雙口 RAM、第二雙口 RAM、數據緩沖單 元以及并行總線接口的邏輯選通信號、方向控制信號和讀寫信號。
5. 根據權利要求1所述的通用變頻器實時控制器，其特征在于，所述微處理器掛有以 太網接口 、 RS485接口 、 USB接口 、 UART接口 、并行總線接口和PR0FIBUS接口 。
6. 根據權利要求1所述的通用變頻器實時控制器，其特征在于，所述第一浮點DSP和第 二浮點DSP均自帶FLASH、 SDRAM和JTAG接口 ；所述FLASH,用于存儲DSP程序和運行數據； 所述SDRAM，用于存儲DSP運行中的實時數據； 所述JTAG接口 ，用于程序的下載和調試。
7. 根據權利要求1所述的通用變頻器實時控制器，其特征在于，所述微處理器自帶NOR FLASH、應D FLASH、 SDRAM禾口 JTAG接口 ；所述N0R FLASH，用于存儲操作系統和應用程序； 所述NAND FLASH,用于存儲數據和故障記錄；所述SDRAM，用于微處理器的內存使用，所述操作系統和應用程序在該SDRAM中運行。
8. 根據權利要求4所述的通用變頻器實時控制器，其特征在于，還包括電源單元，用于 提供5V電壓、3. 3V電壓、1. 8V電壓和1. 2V電壓；5V電壓經過濾波以后提供數字5V電源；3. 3V為所述微處理器、第一浮點DSP、第二浮點DSP的外圍電路供電，還為所述可編程 邏輯控制單元供電；1. 8V為所述微處理器的內核供電；1. 2V為所述第一浮點DSP和第二浮點DSP的內核供電。
9. 根據權利要求4所述的通用變頻器實時控制器，其特征在于，還包括復位單元，用于為所述微處理器、第一浮點DSP和第二浮點DSP提供復位信號。
10. —種通用變頻器實時控制器，其特征在于，包括微處理器、第二浮點DSP和第二雙 □ RAM ;所述微處理器，用于通過所述第二雙口 RAM將控制命令信息發送給所述第二浮點DSP ; 并通過所述第二雙口 RAM將所述第二浮點DSP的運行信息發送給上位機；所述第二浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電流信 號和控制命令信息進行算法運算，由運算結果產生P麗控制脈沖，實現逆變控制。
全文摘要
本發明提供一種通用變頻器實時控制器，包括第一浮點DSP、第一雙口RAM和微處理器；所述微處理器，用于通過所述第一雙口RAM將控制命令信息發送給所述第一浮點DSP；并通過所述第一雙口RAM將所述第一浮點DSP的運行信息發送給上位機；所述第一浮點DSP，用于讀取外部的電壓信號和電流信號，根據所述電壓信號、電流信號和控制命令信息進行算法運算，由運算結果產生PWM控制脈沖，實現整流控制。本發明提供的通用變頻器實時控制器的實時性較高，且成本低。
文檔編號H02M7/42GK101795085SQ20101015123
公開日2010年8月4日 申請日期2010年4月7日 優先權日2010年4月7日
發明者丁榮軍, 尚敬, 武彬, 羅云飛, 苗亞 申請人:株洲南車時代電氣股份有限公司