專利名稱：應用于反激式電源的x電容放電控制裝置的制作方法
技術領域：
本發明涉及一種放電控制裝置，尤其涉及一種應用于反激式電源的X電容放電控制裝置。
背景技術：
隨著人類社會的不斷進步和發展，對能源的消耗越來越大，能源逐漸成為稀缺資源，為了在有限的資源條件下，實現最大利用率，對于電源系統來講，就需要降低待機功耗，提高效率。為了降低電源系統的待機功耗，就需要從電源系統的設計上著手，以減小電流并復用電路。圖1是傳統的反激式電源的典型應用電路圖。如圖1所示，是傳統的反激式電源的典型應用電路圖，其中X-cap是X電容，用于抑止交流輸入的差模噪聲，X-Res (X電阻)是X電容的泄放電阻。Ul是控制芯片，線電壓通過Rs連接到控制芯片Ul的高壓引腳HV。電容Cl是控制芯片Ul的電源引腳VCC的電源穩壓電容Cl。對于該反激式電源，由于有X-Res連接在交流電源兩端，在系統工作過程中它會一直消耗能量，一般會有幾十毫瓦的功耗。在圖1中，X-cap (X電容)可以抑制交流輸入的差模噪聲，其放電電阻為X_Res。在電壓安全規范中，要求當電源插頭拔下后，X電容上的電壓要在一定時間之內泄放到安全電壓以下，以防因觸摸電源線插頭而引起電擊。因此，在中大功率離線式電源設計中，為了給X電容提供泄放通路，并在規定的時間內將X電容上的電壓泄放至安全電壓以下，需加入泄放電阻X-Res。由于該泄放電阻上的電流一直存在，其上所消耗的功耗大概為幾十毫瓦，該功耗視該泄放電阻的大小而定。然而要滿足安規對X電容放電時間的限制，該泄放電阻又不能取太大，因此該泄放電阻的取值是一個折衷的選擇。而且，對于中大功率電源系統，由于該泄放電阻上的功耗，要把待機功耗減低到30mW以下非常困難，因此目前已經出現了單一的為X電容放電的芯片，但是這樣電源系統的成本高，不利于降低成本。

發明內容
本發明的主要目的在于提供一種應用于反激式電源的X電容放電控制裝置，既加快X電容放電，又可以消除X電阻上的待機功耗。為了達到上述目的，本發明提供了一種應用于反激式電源的X電容放電控制裝置，包括高壓啟動電路、交流電源檢測電路和X電容放電電路，其中，所述高壓啟動電路，用于在反激式電源的X電容兩端接通交流電源后以恒定電流給反激式電源的控制芯片的電源穩壓電容充電，并在該電源穩壓電容兩端的電壓達到所述控制芯片的工作電壓之后關閉；所述交流電壓檢測電路，在高壓啟動電路關閉之后進入交流電壓檢測模式，檢測所述X電容兩端有無交流電壓；當所述交流電壓檢測電路沒有檢測到所述X電容兩端有交流電壓時，控制所述X電容放電電路為所述X電容放電。實施時，所述高壓啟動電路包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第一電阻、第二電阻、第一二極管、第二二極管及UVLO控制模塊；所述第一薄膜晶體管，柵極分別與第一電阻的負極、第二薄膜晶體管的漏極和第四薄膜晶體管的漏極連接，源極與所述第二薄膜晶體管的柵極和第二電阻的正極連接，漏極與高壓線連接；所述第二薄膜晶體管，源極與所述第二電阻的負極以及第一二極管的陽極連接；所述第三薄膜晶體管，柵極和漏極與所述第四薄膜晶體管的源極連接，源極接地；所述UVLO控制模塊，輸入端與反激式電源的控制芯片的電源引腳連接，輸出端與所述第四薄膜晶體管的柵極連接；所述第一電阻的正極與高壓線連接；所述第一二極管的陰極與第二二極管的陽極連接；所述第二二極管的陰極與電源穩壓電容連接。實施時，當所述電源引腳上的電壓上升達到該控制芯片的啟動閾值時，所述UVLO控制模塊輸出的UVLO信號是高電平信號，當所述電源引腳上的電壓下降到該控制芯片的關斷閾值時，所述UVLO控制模塊輸出的UVLO信號是低電平信號。實施時，所述第一薄膜晶體管是高壓NMOS晶體管；所述第一電阻是高壓電阻。實施時，所述交流電源檢測電路包括第五薄膜晶體管、第一電流源和第一計時器，其中，所述第五薄膜晶體管的柵極與所述第三薄膜晶體管的柵極連接，構成電流鏡；所述第五薄膜晶體管的漏極分別所述第一電流源的一端和所述第一計時器的復位端連接；所述第五NMOS晶體管的源極接地；所述第一電流源的另一端與所述控制芯片的電源引腳連接。實施時，所述第一計時器，用于判斷在預定時間內是否有復位信號輸入所述復位端，如果有輸出低電平信號，否則輸出高電平信號。實施時，所述X電容放電電路包括第六薄膜晶體管和第三電阻元件，其中，所述第六薄膜晶體管的漏極與第三電阻元件的負極連接；所述第六薄膜晶體管的源極接地；所述第六薄膜晶體管的柵極與第一計時器的輸出端連接；所述第三電阻元件的正極與高壓線連接。實施時，所述第六薄膜晶體管為高壓NMOS晶體管，所述第三電阻元件是高壓電阻。實施時，所述第六薄膜晶體管為低壓NMOS晶體管。實施時，所述第三電阻元件是比MOS管、JFET晶體管或恒流源。與現有技術相比，本發明所述的應用于反激式電源的X電容放電控制裝置，既可以加快X電容放電，又可以消除X電阻上的待機功耗。


圖1是傳統的反激式電源典型應用電路圖2為采用本發明的反激式電源典型應用電路圖；圖3為本發明第一實施例所述的應用于反激式電源的X電容放電控制裝置的電路圖；圖4為本發明第二實施例所述的應用于反激式電源的X電容放電控制裝置的電路圖；圖5為拔掉交流輸入插頭后在沒有發生UVLO的放電時序圖；圖6為本發明第三實施例所述的應用于反激式電源的X電容放電控制裝置的電路圖；圖7為本發明第四實施例所述的應用于反激式電源的X電容放電控制裝置的電路圖；圖8為本發明第五實施例所述的應用于反激式電源的X電容放電控制裝置的電路圖。
具體實施例方式為使本發明的目的、技術方案和優點表達得更加清楚明白，下面結合附圖及具體實施例對本發明再作進一步詳細的說明。首先，對本發明所涉及的專業術語進行說明:UVLO:Under Voltage Lockout,欠壓鎖定；NJFET:N~channel Junction Field Effect Transistor, N 溝道結型場效應晶體管；PMOS:P_channel metal oxide semiconductor FET, P 溝道金屬氧化物半導體場
效應晶體管；NMOS:N~channel metal oxide semiconductor FET, N 溝道金屬氧化物半導體場
效應晶體管。如圖2所示，為采用應用了本發明所述的X電容放點控制裝置的反激式電源的典型應用電路圖，相對于圖1，去掉了 X電容放電電阻X-Res，交流電源AC的火線L通過二極管D3和高壓線HVL連接到高壓引腳HV，交流電源AC的零線N通過二級管D4和高壓線HVL連接到高壓引腳HV。同樣，當反激式電源的X電容兩端接通交流電源后，高壓啟動電路會為電源引腳VCC的電源穩壓電容Cl充電，當電源引腳VCC上的電壓達到啟動閾值(即反激式電源的控制芯片的工作電壓)后，高壓啟動電路關閉，反激式電源開始工作。當交流輸入斷開后，由控制芯片Ul內部的X電容放電電路為X電容提供一個快速的放電通路。對于該反激式電源，由于去掉了 X-Res，也去掉了系統工作過程中相應的功耗。如圖3所示，本發明提供了一種應用于反激式電源的X電容放電控制裝置，包括依次連接的高壓啟動電路10、交流電源檢測電路20和X電容放電電路30，其中，所述高壓啟動電路10，用于在反激式電源的X電容兩端接通交流電源后以恒定電流給反激式電源的控制芯片的電源穩壓電容充電，并在該電源穩壓電容兩端的電壓達到所述控制芯片的工作電壓之后關閉；所述交流電壓檢測電路20，在高壓啟動電路10關閉之后進入交流電壓檢測模式，檢測所述X電容兩端有無交流電壓；當所述交流電壓檢測電路20沒有檢測到所述X電容兩端有交流電壓時，控制所述X電容放電電路30為所述X電容放電。如圖4所示，根據一種具體實施方式
，所述高壓啟動電路10包括第一薄膜晶體管Ml、第二薄膜晶體管M2、第三薄膜晶體管M3、第四薄膜晶體管M4、第一電阻Rl、第二電阻R2、第一二極管Dl、第二二極管D2及UVLO控制模塊101 ；其中，第一薄膜晶體管Ml是高壓NMOS晶體管；所述第一電阻Rl是高壓電阻；所述第一薄膜晶體管M1，柵極分別與第一電阻Rl的負極、第二薄膜晶體管M2的漏極和第四薄膜晶體管M4的漏極連接，源極與所述第二薄膜晶體管M2的柵極和第二電阻R2的正極連接，漏極與高壓線HVL連接；所述第二薄膜晶體管M2，源極與所述第二電阻R2的負極以及第一二極管Dl的陽極連接；所述第三薄膜晶體管M3，柵極和漏極與所述第四薄膜晶體管M4的源極連接，源極接地；所述UVLO控制模塊101，輸入端與電源引腳VCC連接，輸出端與所述第四薄膜晶體管M4的柵極連接，當電源引腳VCC上的電壓上升達到控制芯片的啟動閾值時，所述UVLO控制模塊101輸出的UVLO信號是高電平信號，當電源引腳VCC上的電壓下降到控制芯片的關斷閾值時，所述UVLO控制模塊101輸出的UVLO信號是低電平信號；所述第一電阻Rl的正極與高壓線HVL連接；所述第一二極管Dl的陰極與第二二極管D2的陽極連接；所述第二二極管D2的陰極與電源穩壓電容Cl連接。所述高壓啟動電路10的第一恒流控制模塊包括第一薄膜晶體管Ml、第二薄膜晶體管M2、第一電阻R1、第二電阻R2和用于整流的第一二極管Dl和第二二極管D2。該第一恒流控制模塊的作用是通過負反饋的控制方式設定一恒定電流，為控制芯片的電源穩壓電容充電，使控制芯片的電源引腳VCC上的電壓達到控制芯片的啟動閾值；該第一恒流控制模塊的另外一個作用是當交流插頭拔掉時，如果控制芯片的電源引腳VCC上的電壓小于設置的最低工作電壓，UVLO信號翻轉為低電平，則該高壓啟動電路10為控制芯片的電源穩壓電容Cl充電，也將X電容上的電荷泄放，也起到為X電容放電的目的。所述高壓啟動電路10的第二恒流控制模塊包括第三薄膜晶體管M3和第四薄膜晶體管M4。M3在高壓啟動完成后打開，通過M4將交流電壓轉換為交流電流信號，并將該交流電流信號提供給所述交流電壓檢測電路20。如圖4所示，所述交流電源檢測電路20的一實施例包括第五薄膜晶體管M5、第一電流源21和第一計時器22，其中，所述第五薄膜晶體管M5的柵極與所述第三薄膜晶體管M3的柵極連接，構成電流鏡;所述第五薄膜晶體管M5的漏極分別所述第一電流源21的一端和所述第一計時器22的復位端R連接；所述第五NMOS晶體管M5的源極接地；所述第一電流源21的另一端與控制芯片的電源引腳VCC連接。根據一種具體實施方式
，在30毫秒的固定時間內，如果有復位信號Reset輸入所述第一計時器22,所述的第一計時器22由其輸出端Q輸出低電平信號，反之，如果在30毫秒的固定時間內，沒有復位信號Reset輸入所述第一計時器22，所述的第一計時器22將溢出，輸出高電平信號。所述交流電源檢測電路20的原理為:在高壓啟動電路10完成控制芯片的啟動之后，將單方向脈動電壓轉為單方向脈動電流，并將該單方向脈動電流進行鏡像，與一個由第一電流源21提供的固定偏置電流進行比較。復位信號Reset若持續輸出100/120Hz的脈沖波形，則視為有交流電壓輸入；復位信號Reset若輸出持續的低電平，則視為沒交流電壓輸入。固定偏置電流用來設定對X電容放電的最低電平，該最低電平低于安全電壓，因此可以保證X電容能夠被放電到安全電壓以下。在該實施例中，所述交流電源檢測電路20將交流電壓信號轉換成交流電流信號之后，再將該交流電流信號與第一電流源21提供的固定偏置電流比較得出判斷信號。在具體實施時，所述交流電源檢測電路20也可以將所述交流電流信號轉換為交流電壓信號，再使用比較器得出判斷信號。所述交流電源檢測電路20，也可以增加固定放電時間邏輯電路(如圖7、圖8所示)，該固定放電時間邏輯電路用于將正脈沖信號轉換為固定時間的高電平信號，加入固定放電時間來控制放電電路。如圖4所示，所述X電容放電電路30包括第六薄膜晶體管M6和第三電阻元件R3，其中，所述第六薄膜晶體管M6的漏極與第三電阻元件R3的負極連接；所述第六薄膜晶體管M6的源極接地；所述第六薄膜晶體管M6的柵極與第一計時器22的輸出端連接；所述第三電阻R3的正極與高壓線HVL連接；其中，所述第六薄膜晶體管M6為高壓NMOS晶體管，所述第三電阻元件R3是高壓電阻；流過M6的柵極的電流是放電電流Idisdmge。所述X電容放電電路30在獲得所述的第一計時器22輸出的高電平信號后給所述的X電容放電。所述的X電容放電電路30中的第三電阻元件R3是起限流作用，所以該第三電阻元件R3除了可以為電阻之外，也可以利用等效為電阻的其他器件，例如倒比MOS管(金屬-氧化物-半導體場效應晶體管，溝道長度大于寬度的MOS管，可以當作電阻使用)，JFET (結型場效應)晶體管，恒流源等代替。在本發明中，電阻和電阻元件的正極指的是與較高電位連接的一端，而電阻和電阻元件的負極指的是與較低電位連接的一端。圖5為拔掉交流輸入插頭后在沒有發生UVLO的放電時序圖，其中，Id_M3是當M3導通時流過M3的漏極和源極的電流，Ul指的是交流電源AC的火線L上的電壓，Un指的是交流電源AC的零線N上的電壓，Uhv指的是反激式電源的高壓引腳HV上的電壓。圖6展示了另一種X電容放電電路30，復用高壓啟動電路10的恒流電路作為限流電阻，可以實現恒流放電，這樣做還可以獲得另一個好處，M6可以使用低壓NMOS器件。圖7展示了另一種X電容放電電路30，在圖4的基礎上增加固定放電時間邏輯電路，使用固定放電時間為X電容放電。圖8展示了另一種放電電路，在圖6的基礎上增加固定放電時間邏輯電路，使用固定放電時間為X電容放電。本發明所述的應用于反激式電源的X電容放電控制電路包括高壓啟動電路10、交流電源檢測電路20和X電容放電電路30。高壓啟動電路10將AC輸入經過整流后的電壓轉換為恒定的電流，并在啟動時為控制芯片的電源穩壓電容充電；當控制芯片的電源引腳上的電壓上升到控制芯片啟動閾值時關斷充電電路，停止為控制芯片的電源穩壓電容充電，將從高壓線HVL流入控制芯片的電流減小到幾個微安甚至更小，大大地降低了待機損耗，同時將整流后的全波電壓轉換為全波電流，送給交流電壓檢測電路。在電壓插頭被拔出后，若控制芯片內部的UVLO信號翻轉為低電平信號，則高壓啟動電路10將再次啟動，將X-cap上的電壓以電流的形式充入電源引腳VCC的電源穩壓電容，將X-cap上的電壓降至安全電壓以下；若控制芯片內部的UVLO信號沒有發生翻轉，則交流電源檢測電路20由于沒有檢測到交流電壓，進而無法復位第一定時器22，在第一定時器22溢出時，就會送出高電平信號，使X電容放電電路打開，為X-cap提供毫安級的放電通路，在很短的時間內將X-cap上的電壓泄放到安全電壓以下。通常交流AC的輸入電壓是有效值在85V 264V之間的頻率為50/60Hz的正弦信號，通過全波整流之后生成幅值在120V 373V之間、頻率為100/120HZ的單方向脈動電壓。在本發明中，所述高壓啟動電路就是將這一頻率為100/120HZ的單方向脈動電壓轉換為電流，給電源引腳VCC的電源穩壓電容充電，使控制芯片啟動。控制芯片啟動之后，再將頻率為100/120HZ的單方向脈動電壓轉換為單方向脈動電流，通過檢測該單方向脈動電流的過零點，來判斷有無交流電壓。綜合得知，本發明一方面可以在控制芯片啟動時為控制芯片的電源穩壓電容提供較大的恒定充電電流，在控制芯片啟動以后，可以將從高壓端流入控制芯片的電流降到一個很小的值，從而降低待機功耗；另一方面在插頭拔出后，高壓啟動電流或者X電容放電電路均可以獨立為X電容放電，保證了 X電容上的電壓在規定的時間之內放電到安全電壓以下，滿足了安全規范的要求；此外，省去了 X電容的外接放電電阻，消除了 X電容的放電電阻的功率，降低了待機損耗。以上說明對本發明而言只是說明性的，而非限制性的，本領域普通技術人員理解，在不脫離所附權利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本發明的保護范圍內。
權利要求
1.一種應用于反激式電源的X電容放電控制裝置，其特征在于，包括高壓啟動電路、交流電源檢測電路和X電容放電電路，其中， 所述高壓啟動電路，用于在反激式電源的X電容兩端接通交流電源后以恒定電流給反激式電源的控制芯片的電源穩壓電容充電，并在該電源穩壓電容兩端的電壓達到所述控制芯片的工作電壓之后關閉； 所述交流電壓檢測電路，在高壓啟動電路關閉之后進入交流電壓檢測模式，檢測所述X電容兩端有無交流電壓；當所述交流電壓檢測電路沒有檢測到所述X電容兩端有交流電壓時，控制所述X電容放電電路為所述X電容放電。
2.如權利要求1所述的應用于反激式電源的X電容放電控制裝置，其特征在于， 所述高壓啟動電路包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第一電阻、第二電阻、第一二極管、第二二極管及UVLO控制模塊； 所述第一薄膜晶體管，柵極分別與第一電阻的負極、第二薄膜晶體管的漏極和第四薄膜晶體管的漏極連接，源極與所述第二薄膜晶體管的柵極和第二電阻的正極連接，漏極與高壓線連接； 所述第二薄膜晶體管，源極與所述第二電阻的負極以及第一二極管的陽極連接； 所述第三薄膜晶體管 ，柵極和漏極與所述第四薄膜晶體管的源極連接，源極接地； 所述UVLO控制模塊，輸入端與反激式電源的控制芯片的電源引腳連接，輸出端與所述第四薄膜晶體管的柵極連接； 所述第一電阻的正極與高壓線連接； 所述第一二極管的陰極與第二二極管的陽極連接； 所述第二二極管的陰極與電源穩壓電容連接。
3.如權利要求2所述的應用于反激式電源的X電容放電控制裝置，其特征在于，當所述電源引腳上的電壓上升達到該控制芯片的啟動閾值時，所述UVLO控制模塊輸出的UVLO信號是高電平信號，當所述電源引腳上的電壓下降到該控制芯片的關斷閾值時，所述UVLO控制模塊輸出的UVLO信號是低電平信號。
4.如權利要求2或3所述的應用于反激式電源的X電容放電控制裝置，其特征在于，所述第一薄膜晶體管是高壓NMOS晶體管；所述第一電阻是高壓電阻。
5.如權利要求2或3所述的應用于反激式電源的X電容放電控制裝置，其特征在于， 所述交流電源檢測電路包括第五薄膜晶體管、第一電流源和第一計時器，其中， 所述第五薄膜晶體管的柵極與所述第三薄膜晶體管的柵極連接，構成電流鏡； 所述第五薄膜晶體管的漏極分別所述第一電流源的一端和所述第一計時器的復位端連接； 所述第五NMOS晶體管的源極接地； 所述第一電流源的另一端與所述控制芯片的電源引腳連接。
6.如權利要求5所述的應用于反激式電源的X電容放電控制裝置，其特征在于， 所述第一計時器，用于判斷在預定時間內是否有復位信號輸入所述復位端，如果有輸出低電平信號，否則輸出高電平信號。
7.如權利要求5所述的應用于反激式電源的X電容放電控制裝置，其特征在于， 所述X電容放電電路包括第六薄膜晶體管和第三電阻元件，其中，所述第六薄膜晶體管的漏極與第三電阻元件的負極連接； 所述第六薄膜晶體管的源極接地； 所述第六薄膜晶體管的柵極與第一計時器的輸出端連接； 所述第三電阻元件的正極與高壓線連接。
8.如權利要求7所述的應用于反激式電源的X電容放電控制裝置，其特征在于， 所述第六薄膜晶體管為高壓NMOS晶體管，所述第三電阻元件是高壓電阻。
9.如權利要求7所述的應用于反激式電源的X電容放電控制裝置，其特征在于， 所述第六薄膜晶體管為低壓NMOS晶體管。
10.如權利要求7所述的應用于反激式電源的X電容放電控制裝置，其特征在于，所述第三電阻 元件是比MOS管、JFET晶體管或恒流源。
全文摘要
本發明提供了一種應用于反激式電源的X電容放電控制裝置，包括高壓啟動電路、交流電源檢測電路和X電容放電電路；高壓啟動電路在反激式電源的X電容兩端接通交流電源后以恒定電流給反激式電源的控制芯片的電源穩壓電容充電，并在該電源穩壓電容兩端的電壓達到所述控制芯片的工作電壓之后關閉；交流電壓檢測電路，在高壓啟動電路關閉之后進入交流電壓檢測模式，檢測所述X電容兩端有無交流電壓；當所述交流電壓檢測電路沒有檢測到所述X電容兩端有交流電壓時，控制所述X電容放電電路為所述X電容放電。本發明既可以加快X電容放電，又可以消除X電阻上的待機功耗。
文檔編號H02M3/335GK103199690SQ201210003248
公開日2013年7月10日 申請日期2012年1月6日 優先權日2012年1月6日
發明者雷晗, 李進 申請人:西安展芯微電子技術有限公司