本技術涉及電源管理芯片，尤其涉及一種自舉電容充電電路、降壓-升壓變換器、芯片及電子設備。

背景技術：

1、開關電源因高效率和高電壓調整能力等特點被大量應用于電子產品中。開關電源可以包括：低側功率晶體管、高側功率晶體管和自舉電容。開關電源根據其基本拓撲，可分為降壓變換器(buck?converter，buck)，升壓變換器(boost?converter，boost)，以及降壓-升壓變換器(buck-boost?converter，buck-boost)三種基本類型。針對輸出電壓為正壓的buck而言，在低側功率晶體管開啟階段，位于高側功率晶體管的源極與低側功率晶體管的漏極之間的開關節點的電位直接被拉到地電位，使自舉電容的下極板的電位為地電壓，使得buck可以直接在此階段對自舉電容進行充電。從而，充電后的自舉電容的兩端電壓約等于充電電壓，使高側功率晶體管正常開啟。而針對輸出電壓為負壓的buck-boost而言，在低測功率管開啟階段，由于自舉電容的下極板的電位約等于輸出電壓。因此，buck-boost需要相對與負的輸出電壓做個電源來為自舉電容進行充電。此時，該電源為負壓電源。

2、在buck-boost的負載為輕載時，buck-boost處于非連續導通模式(discontinuousconduction?mode，dcm)。這樣，當高側功率晶體管和低側功率晶體管都關斷后，也就是說，在dcm中的高阻階段下，自舉電容的下極板的電位為0，上極板的電位為正電位，使負壓電源無法為自舉電容充電。甚至在極輕載時，buck-boost的開關周期會很長，可能會導致自舉電容存儲的電荷被泄放掉。如此，在下個開關周期內高側功率晶體管需要開啟時，自舉電容的兩端電壓不足，使高側功率晶體管無法正常開啟，造成buck-boost出現工作異常。

3、基于此，buck-boost若仍是利用負壓電源為自舉電容充電，則額外需要較復雜的時序邏輯以及相應的充電電路。從而，導致buck-boost存在電路復雜和成本較高的問題。其中，高阻階段是指高側功率晶體管和低側功率晶體管都關斷的階段。

技術實現思路

1、本技術提供一種自舉電容充電電路、降壓-升壓變換器、芯片及電子設備，能夠利用正壓電源向自舉電容器進行充電，無需額外增加較復雜的時序邏輯，簡化自舉電容充電電路，以及降低成本。

2、第一方面，本技術提供一種自舉電容充電電路，所述自舉電容充電電路應用于半橋的降壓-升壓變換器中。所述自舉電容充電電路包括：檢測電路、控制電路和充電電路；

3、所述檢測電路的第一輸入端和所述充電電路的輸出端均與所述降壓-升壓變換器中的自舉電容器的上極板電連接，所述檢測電路第二輸入端與所述自舉電容器的下極板電連接，所述檢測電路的輸出端與所述控制電路的第一輸入端電連接，所述控制電路的第二輸入端用于接入第一信號，所述第一信號用于驅動所述降壓-升壓變換器中的低側功率晶體管的開啟或關斷，所述控制電路的第三輸入端用于接入第二信號，所述第二信號用于表征所述降壓-升壓變換器是否進入高阻階段，所述控制電路的第一輸出端與所述充電電路的控制端電連接，所述充電電路的輸入端與正壓電源電連接；

4、在所述降壓-升壓變換器進入所述高阻階段，或者，所述低側功率晶體管處于開啟階段的情況下，其中：

5、所述檢測電路，用于檢測所述自舉電容器的兩端電壓是否低于預設電壓時，得到第三信號，并向所述控制電路傳輸所述第三信號；

6、所述控制電路，用于在所述第二信號表征所述降壓-升壓變換器進入所述高阻階段時，對所述第一信號、所述第二信號和所述第三信號進行邏輯運算，得到第四信號，并向所述充電電路傳輸所述第四信號，所述第四信號用于控制所述充電電路的開啟或關斷；

7、所述充電電路，用于根據所述第四信號，利用所述正壓電源提供的電源電壓向所述自舉電容器進行充電，直至所述自舉電容器的兩端電壓高于所述預設電壓，停止充電。

8、通過第一方面提供的自舉電容充電電路，在降壓-升壓變換器進入高阻階段，或者，低側功率晶體管處于開啟階段的情況下，檢測電路可以檢測自舉電容器的兩端電壓是否低于預設電壓時，得到第三信號，并向控制電路傳輸第三信號，使控制電路可以獲取第三信號。如此，控制電路可以對第一信號、第二信號和第三信號進行邏輯運算，得到第四信號，并向充電電路傳輸用于控制充電電路的開啟或關斷的第四信號，使充電電路可以獲取第四信號。進而，充電電路可以根據第四信號，利用正壓電源提供的電源電壓向自舉電容器進行充電，直至自舉電容器的兩端電壓高于預設電壓，停止充電。由于充電電路利用正壓電源提供的電源電壓向自舉電容器進行充電。因此，自舉電容器兩端電壓在降壓-升壓變換器進入高阻階段時仍能夠穩定在電源電壓附近。基于此，自舉電容充電電路無需額外增加較復雜的時序邏輯。從而，能夠簡化自舉電容充電電路的電路結構以及降低成本。

9、在一種可能的設計中，所述檢測電路包括：電壓檢測電路、上拉電流輸出電路、下拉電流輸出電路和第三信號輸出電路；

10、所述電壓檢測電路的第一輸入端與所述自舉電容器的上極板電連接，所述電壓檢測電路的第二輸入端和所述下拉電流輸出電路的輸入端均與所述自舉電容器的下極板電連接，所述電壓檢測電路的輸出端與所述下拉電流輸出電路的控制端電連接，所述下拉電流輸出電路的輸出端與所述上拉電流輸出電路的輸出端電連接，所述上拉電流輸出電路的輸入端和所述第三信號輸出電路的輸入端均與所述正壓電源電連接，所述上拉電流輸出電路的控制端用于接入第一偏置電流，所述第三信號輸出電路的控制端電連接于所述下拉電流輸出電路的輸出端與所述上拉電流輸出電路的輸出端之間，所述第三信號輸出電路的輸出端與所述控制電路的第一輸入端電連接；

11、所述上拉電流輸出電路，用于在所述第一偏置電流的作用下，根據所述電源電壓生成上拉電流，并向所述第三信號輸出電路傳輸所述上拉電流；

12、所述電壓檢測電路，用于檢測所述自舉電容器的兩端電壓是否低于所述預設電壓，得到控制電壓，并向所述下拉電流輸出電路傳輸所述控制電壓；

13、所述下拉電流輸出電路，用于在所述第一控制電壓的作用下，生成下拉電流，并向所述第三信號輸出電路傳輸所述下拉電流；

14、所述第三信號輸出電路，用于根據所述上拉電流的上拉能力和所述下拉電流的下拉能力之間的大小關系，確定拉高或拉低所述第三信號輸出電路的控制端的電位，以生成所述第三信號。

15、在一種可能的設計中，所述檢測電路還包括：鉗位電路；

16、所述鉗位電路的第一輸入端與所述自舉電容器的上極板電連接，所述鉗位電路的第二輸入端與所述自舉電容器的下極板電連接，所述鉗位電路的輸出端與所述下拉電流輸出電路的輸出端電連接；

17、所述鉗位電路，用于在所述自舉電容器的兩端電壓等于鉗位電壓時，拉高所述第三信號輸出電路的控制端的電位，以將所述自舉電容器的兩端電壓鉗位至所述鉗位電壓。

18、在一種可能的設計中，所述檢測電路還包括：遲滯電流輸出電路；

19、所述遲滯電流輸出電路的輸入端與所述正壓電源電連接，所述遲滯電流輸出電路的控制端與所述控制電路的第二輸出端電連接，所述遲滯電流輸出電路的輸出端與所述上拉電流輸出電路的輸出端電連接；

20、所述遲滯電流輸出電路，用于從所述控制電路獲取第五信號，并在所述第五信號的作用下，根據所述電源電壓生成所述遲滯電流，且向所述上拉電流輸出電路傳輸所述遲滯電流，所述第五信號的電平與所述第四信號的電平相反；

21、所述上拉電流輸出電路，用于在所述遲滯電流的作用下，增大所述上拉電流的電流值，以使所述第三信號保持恒定，避免所述第三信號在翻轉點浮動，所述翻轉點是指所述第三信號從第一電平翻轉為第二電平的時刻。

22、在一種可能的設計中，所述遲滯電流輸出電路包括：第一p型晶體管、第二p型晶體管和第三p型晶體管；

23、所述第一p型晶體管的源極和所述第二p型晶體管的源極均與所述正壓電源電連接，所述第一p型晶體管的柵極、所述第二p型晶體管的柵極和漏極均用于接入所述第一偏置電流，所述第一p型晶體管的源極與所述第三p型晶體管的源極電連接，所述第三p型晶體管的柵極與所述控制電路的第二輸出端電連接，所述第三p型晶體管的漏極與所述上拉電流輸出電路的輸出端電連接。

24、在一種可能的設計中，所述電壓檢測電路包括：第一n型晶體管、第二n型晶體管和第一電阻器；

25、所述第一n型晶體管的漏極和柵極均與所述自舉電容器的上極板電連接，所述第一n型晶體管的源極分別與所述第二n型晶體管的漏極和柵極電連接，所述第二n型晶體管的源極與所述第一電阻器的第一端電連接，所述下拉電流輸出電路的控制端電連接于所述第二n型晶體管的源極與所述第一電阻器的第一端之間，所述第一電阻器的第二端與所述自舉電容器的下極板電連接。

26、在一種可能的設計中，所述鉗位電路包括：二極管、第二電阻器和第三n型晶體管；

27、所述二極管的負極與所述自舉電容器的上極板電連接，所述二極管的正極與所述第二電阻器的第一端電連接，所述第二電阻器的第二端和所述第三n型晶體管的源極均與所述自舉電容器的下極板電連接，所述第三n型晶體管的柵極電連接于所述二極管的正極與所述第二電阻器的第一端之間，所述第三n型晶體管的漏極與所述下拉電流輸出電路的輸出端電連接。

28、在一種可能的設計中，所述第三信號輸出電路包括：第四p型晶體管和緩沖器；

29、所述第四p型晶體管的源極與所述正壓電源電連接，所述第四p型晶體管的柵極電連接于所述下拉電流輸出電路的輸出端與所述上拉電流輸出電路的輸出端之間，所述第四p型晶體管的漏極和所述緩沖器的輸入端均用于接入第二偏置電流，所述緩沖器的輸出端與所述控制電路的第一輸入端電連接。

30、在一種可能的設計中，所述上拉電流輸出電路包括：第五p型晶體管；

31、所述第五p型晶體管的源極與所述正壓電源電連接，所述第五p型晶體管的柵極用于接入所述第一偏置電流，所述第五p型晶體管的漏極與所述下拉電流輸出電路的輸出端電連接。

32、在一種可能的設計中，所述上拉電流輸出電路還包括：第六p型晶體管和第四n型晶體管；

33、所述第六p型晶體管的源極與所述第六p型晶體管的漏極電連接，所述第六p型晶體管的柵極接地，所述第六p型晶體管的漏極分別與所述第四n型晶體管的源極和柵極電連接，所述第四n型晶體管的漏極與所述下拉電流輸出電路的輸出端電連接。

34、在一種可能的設計中，所述下拉電流輸出電路包括：第五n型晶體管；

35、所述第五n型晶體管的漏極與所述上拉電流輸出電路的輸出端電連接，所述第五n型晶體管的柵極與所述電壓檢測電路的輸出端電連接，所述第五n型晶體管的源極與所述自舉電容器的下極板電連接。

36、在一種可能的設計中，所述控制電路包括：延時器、第一與門器件、第二與門器件、與非門器件、或非門器件、第一反向器和第二反向器；

37、所述延時器的輸入端用于接入所述第一信號，所述延時器的輸出端分別與所述第一與門器件的第一輸入端和所述與非門器件的第一輸入端電連接，所述與非門器件的第二輸入端和所述第一反向器的輸入端均與所述檢測電路的輸出端電連接，所述與非門器件的輸出端與所述第一與門器件的第二輸入端電連接，所述第一與門器件的輸出端與所述或非門器件的第一輸入端電連接，所述第二反向器的輸出端與所述第二與門器件的第一輸入端電連接，所述第二與門器件的第二輸入端用于接入所述第二信號，所述第二與門器件的輸出端與所述或非門器件的第二輸入端電連接，所述或非門器件的輸出端與所述第二反向器的輸入端電連接，所述第二反向器的輸出端與所述充電電路的控制端電連接。

38、在一種可能的設計中，所述充電電路包括：開關電路、充電管和場效應晶體管；

39、所述開關電路的控制端與所述控制電路的第一輸出端電連接，所述開關電路的第一端和所述充電管的源極均與所述正壓電源電連接，所述開關電路的第二端與所述充電管的柵極電連接，所述充電管的漏極分別與所述場效應晶體管的柵極和源極電連接，所述場效應晶體管的漏極與所述自舉電容器的上極板電連接；

40、所述開關電路，用于根據所述第四信號，控制所述充電管開啟，以使所述電源電壓通過所述場效應晶體管的體二極管對所述自舉電容器進行充電。

41、在一種可能的設計中，所述開關電路包括：第七p型晶體管和第六n型晶體管；

42、所述第七p型晶體管的柵極和所述第六n型晶體管的柵極均與所述控制電路的第一輸出端電連接，所述第七p型晶體管的源極與所述正壓電源電連接，所述第七p型晶體管的漏極與所述第六n型晶體管的漏極電連接，所述充電管的柵極電連接于所述第七p型晶體管的漏極與所述第六n型晶體管的漏極之間，所述第六n型晶體管的源極接地。

43、第二方面，本技術提供一種半橋的降壓-升壓變換器，包括：高側功率晶體管、低側功率晶體管、電感、自舉電容器和上述第一方面以及上述第一方面的各可能的設計中的自舉電容充電電路；

44、所述高側功率晶體管的漏極用于接入所述降壓-升壓變換器的輸入電壓，所述高側功率晶體管的源極分別與所述低側功率晶體管的漏極和所述電感的第一端電連接，所述低側功率晶體管的源極用于輸出所述降壓-升壓變換器的輸出電壓，位于所述高側功率晶體管的源極和所述低側功率晶體管的漏極之間設置有開關節點，所述自舉電容器的上極板與所述自舉電容充電電路的輸出端電連接，所述自舉電容器的下極板與所述開關節點電連接，所述高側功率晶體管的柵極和所述低側功率晶體管的柵極均用于接入驅動信號，所述驅動信號用于驅動高側功率晶體管的柵極和所述低側功率晶體管的開啟或關斷，所述電感的第二端接地。

45、上述第二方面以及上述第二方面的各可能的設計中所提供的降壓-升壓變換器，其有益效果可以參見上述第一方面和第一方面的各可能的實施方式所帶來的有益效果，在此不再贅述。

46、第三方面，本技術提供一種芯片，該芯片包括：上述第一方面以及上述第一方面的各可能的設計中的自舉電容充電電路，和/或，上述第二方面中的降壓-升壓變換器。

47、第四方面，本技術提供電子設備，該電子設備包括上述第三方面中的芯片。

48、上述說明僅是本技術實施例技術方案的概述，為了能夠更清楚了解本技術實施例的技術手段，而可依照說明書的內容予以實施，并且為了讓本技術實施例的上述和其它目的、特征和優點能夠更明顯易懂，以下特舉本技術的具體實施方式。