專利名稱：升壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種半導(dǎo)體電壓產(chǎn)生電路，尤指一種使用金氧半晶體管的電 壓倍增電路，尚指一種使用半導(dǎo)體集成電路制程制作包含有電荷泵的電壓倍增電 路。
背景技術(shù)：
近來，為了通訊與數(shù)據(jù)處理的現(xiàn)代化行動儀器或可攜式儀器所開發(fā)的電子裝 置，具有持續(xù)降低供應(yīng)電壓與使用單一供應(yīng)電壓的強(qiáng)烈趨勢。時下大部分使用單
一供應(yīng)電源的集成電路(integrated circuit; IC)需配合芯片內(nèi)建(on-chip)電壓產(chǎn)生器 或倍增器電路，用以產(chǎn)生一高在供應(yīng)電源所提供的電壓。通常，這個被提高的電 壓才是IC芯片中部分電路維持正常功能所需的供應(yīng)電壓。舉例來說，各式半導(dǎo)體 記憶裝置IC都包含有這一部分的電路，例如隨機(jī)存取內(nèi)存(RAM)電路，或特別的 非揮發(fā)性隨機(jī)存取內(nèi)存(NV-RAM)裝置。
請參閱圖1A,是現(xiàn)有三級(3-stage)設(shè)計的單反相頻率電壓倍增電路。所述的 電路顯示串接的電荷泵(charge pump; CP)級，全部使用易于整合的金氧半(MOS) 晶體管與MOS電容組件，其中MOS晶體管是以二才及管配置連接，而電容也以 MOS晶體管實(shí)施。各CP級是由兩個串接的電荷轉(zhuǎn)移級(charge transfer stage; CT/CTs)構(gòu)成，例如CTsl 11與CTs2 12。各CT級是由一二極管式連接的MOS 晶體管(例如Dl 14a或D2 14b)與一電荷儲存MOS電容(例如CI 13a或C2 13b)所 組成。各CT級具有輸入節(jié)點(diǎn)與輸出節(jié)點(diǎn)，例如CTsl的節(jié)點(diǎn)為Nl 24與N2 26, CTs2的節(jié)點(diǎn)為N2與N3 28。上述電路的級數(shù)為三，是根據(jù)下列定義而來。舉例 來說，CP級10應(yīng)包含二極管Dl與D2與對應(yīng)的電容CI與C2,稱的為第一級 10。電容C1與C2分別供應(yīng)互補(bǔ)的控制(頻率)信號到節(jié)點(diǎn)Nl與N2,其中所有奇 數(shù)(或偶數(shù))CT級被供以BSTA 25a,而所有偶數(shù)(或奇數(shù))CT級則^皮供以BSTB 25b， 其中BSTB是與BSTA反相。節(jié)點(diǎn)NVDD 20的輸入供應(yīng)電壓VDD經(jīng)由一輸入隔 離二才及管DVDD 18輸入連接D1與CI的節(jié)點(diǎn)Nl。連接D2的輸出節(jié)點(diǎn)N3最后導(dǎo)向后續(xù)的CP級，在本例中，只有一個后續(xù)的CP級，也即CTs3 17，由MOS 電容C3 15與二極管式連接的MOS晶體管D3 16,其中，電容C3供應(yīng)頻率信號 BSTA至二極管D3的一電極。二極管D3的另 一電極則供應(yīng)所述的倍增電路的輸 出電壓VPP29至一負(fù)載電容Cload 19,負(fù)載電容Cload的另一端則連接至供應(yīng)電 壓VSS 27或接地。另外，對應(yīng)各二極管與電容4妻點(diǎn)D1-C1、 D2-C2與D3-C3的 各節(jié)點(diǎn)24、 26與28的電壓則分別標(biāo)示為VI、 V2與V3。
圖1B是描述圖1A中電路的反相控制頻率信號的時序圖，圖中時間t為基底 顯示互補(bǔ)頻率信號BSTA與BSTB的電位VBST。圖1C分別描述現(xiàn)有電壓倍增電 路在互補(bǔ)頻率信號BSTA與BSTB驅(qū)動運(yùn)作時，三個內(nèi)部節(jié)點(diǎn)Nl、 N2與N3的 電壓V1、 V2與V3,假設(shè)所有二極管順向電壓降(V.s油.th)相等，忽略所有寄生電 容(stray capacitance),且輸出節(jié)點(diǎn)29無輸出負(fù)載電流。圖1A的電3各可提供節(jié)點(diǎn) Nl —供應(yīng)電壓減臨界電壓的節(jié)點(diǎn)電壓VI (VhVDD-V.sub.th)。每一級可得電壓增 量(.DELTA.V)-VBST;若VBST=VDD,則電壓增量(.DELTA.V)達(dá)到VDD;得輸 出電壓VPP=Vl+3x(.DELTA.V-V.sub.th)=VDD-V.sub.th+3x(.DELTA.V-V.sub.th)。 然而，頻率信號BSTA與BSTB的振幅VBST、升壓電容C1、 C2與C2、寄生電 容(Cs)以及負(fù)載電流等，都是限制各升壓級電壓增益的因素。故在這些限制的 下，.DELTA.V為可達(dá)到的電壓增量。前一級電容的電荷若要完全傳送到后一級 電容，其電壓增量.DELTA.V必須大于晶體管的臨界電壓V.sub.th,也即二極管的 順向電壓降。
在此一CP電路中，供應(yīng)電壓較低時，各CP級中二極管的電壓降將會嚴(yán)重影 響其可達(dá)到的最后輸出電壓。故不斷的改善CP電路。而如何達(dá)成較高效率的解 決方案也成為設(shè)計者——大挑戰(zhàn)。以下略述各式專利案提出的方案。美國專利第 6,501,325號公開低供應(yīng)電壓高效率交叉耦合(cross-coupled)高電壓電荷泵，所述的 裝置包含一些交叉耦合電荷泵級，其配置可根據(jù)(i)供應(yīng)電壓、(ii)第一信號與(iii) 第二信號而產(chǎn)生一輸出電壓，其中所述的輸出電壓大于所述的供應(yīng)電壓。美國專
利第7,023,260號描述一包含復(fù)數(shù)個并聯(lián)電荷泵級的電荷泵電路及其方法，其中一
實(shí)施例包含有并聯(lián)的兩串串聯(lián)電荷泵級。其中，每一串中的各電荷泵級是在至少 一節(jié)點(diǎn)受空在另一串中對應(yīng)的電荷泵級。
在現(xiàn)有技術(shù)中，有各種不同技術(shù)用以達(dá)成在整合電壓產(chǎn)生器的電路中提供較高運(yùn)作效率的目標(biāo)。然而，這些常用的技術(shù)部分是較復(fù)雜的，且在制作成本較高。 若能在兩方面都降低其成本，將是對產(chǎn)業(yè)有重大幫助的。
雖然上述專利所描述的電路與/或方法與本發(fā)明的技術(shù)領(lǐng)域相近，但與本發(fā)明 所述的電路、系統(tǒng)、特別是方法，仍具有本質(zhì)上的差異。

發(fā)明內(nèi)容
本發(fā)明的主要目的，在于提供一種利用一電荷泵(Charge Pump; CP)電路的電 壓倍增器應(yīng)用，用在高電壓的產(chǎn)生，并具有低功耗與高轉(zhuǎn)換效率。
本發(fā)明的次要目的，在于提供一種電壓倍增電路，可利用單一型式的MOS 晶體管(即PMOS或NMOS)提供正或負(fù)電壓。
本發(fā)明的又一目的，在于提供一種可產(chǎn)生高電壓的升壓電路，可任意由正、 負(fù)供應(yīng)電壓或地電位產(chǎn)生正高電壓或負(fù)高電壓。
本發(fā)明的又一目的，在于提供一種可產(chǎn)生高電壓的升壓電路，利用三重井 MOS技術(shù)實(shí)施電壓倍增電路IC,可降低所整合的MOSFET晶體管的臨界電壓。
本發(fā)明的又一目的，在于提供一種可產(chǎn)生高電壓的方法，利用MOSFET組件 在電壓倍增電路中實(shí)現(xiàn)三重井技術(shù)，并追蹤其基體電壓(bulk voltage)使的盡可以 靠近無條件必須工作點(diǎn)。
本發(fā)明的又一目的，在于提供一種可產(chǎn)生高電壓的升壓電路的設(shè)計方法，可 用以展開具有任意數(shù)目CP級的電路者。
本發(fā)明的又一目的，在于提供一種可產(chǎn)生高電壓的升壓電路的設(shè)計方法，可 解除整合電路中重要的MOSFET組件多余的氧化物壓力者。
為達(dá)成上述目的，本發(fā)明提供一種電荷泵電路，以一第一組控制頻率信號與 一第二組控制頻率信號驅(qū)動，包含有 一第一電路級，以所述的第一組控制頻率 信號驅(qū)動； 一第二電路級，以所述的第二組控制頻率信號驅(qū)動；所述的第一電路 級包含有一第一晶體管， 一第二晶體管連接在所述的第一晶體管的兩端點(diǎn)間，與 一第三晶體管連接在所述的笫一電路級與所述的第二電路級之間，所述的第二電 路級包含有一第二晶體管， 一第五晶體管連接在所述的第四晶體管的兩端點(diǎn)間， 與一第六晶體管連接在所述的第一電路級與所述的第二電路級之間；其中，所述 的電荷泵是由所述的第一與第二組控制頻率信號驅(qū)動，當(dāng)所述的第一晶體管完全 導(dǎo)通時所述的第三晶體管也完全導(dǎo)通。本發(fā)明尚提供一種升壓電路，實(shí)現(xiàn)一電壓倍增裝置所使用的高電壓產(chǎn)生器的 電荷泵，包含有一相對于一虛擬中線為對稱配置的基本電路結(jié)構(gòu)，由一組三對的 多相控制頻率信號控制，其中第一對為互補(bǔ)信號或第二與第三對信號中分別有一
信號相對另一信號相移半個頻率周期，所述的電路包含有 一輸入級； 一輸出級； 至少一雙電路方塊級，各級具有重要的四極或二端口特征，即各級具有一對路方
點(diǎn)，各電路方塊為鏡像對稱，具有相同結(jié)構(gòu)、布局與相同數(shù)量與類型的組件；一 對平行虛擬軌道，提供所述的輸入級、至少一所述的雙電路方塊與所述的輸出級 間可能成線的連接，平行并對稱在所述的虛擬中線；與一任意數(shù)量的主節(jié)點(diǎn)對的
序列，位于所述的對平行虛擬軌道，其中各主節(jié)點(diǎn)對的兩節(jié)點(diǎn)分別位于兩平行虛 擬軌道上。


圖1A為現(xiàn)有具有三級電荷轉(zhuǎn)移的單反相頻率電壓倍增電路圖； 圖1B為圖1A所示電路的互補(bǔ)(反相)控制頻率信號的時序圖； 圖1C是現(xiàn)有電壓倍增電路內(nèi)部節(jié)點(diǎn)Nl、 N2與N3在運(yùn)作中的電壓圖； 圖2A至圖2E是本發(fā)明電壓產(chǎn)生裝置第一實(shí)施例的電路圖，提供一三級電壓 倍增電路。各級包含有以MOS晶體管實(shí)現(xiàn)的電荷轉(zhuǎn)移切換； 圖2A是本發(fā)明三級電壓倍增器的詳細(xì)電路圖2B是本發(fā)明一級升壓電路的電路圖，其中電荷轉(zhuǎn)移切換子電路是以 CTS2aAs與CTS2aBs (s-l,2,3)方塊表示；
圖2C是如圖2A所示三級電壓倍增電路的方塊圖，其中以圖2B的CTS方塊 表示部分電路，以簡化圖式；
圖2D是如圖2A所示實(shí)施例運(yùn)作所需的多相控制信號的時序圖2E為三個級別之內(nèi)部節(jié)點(diǎn)的電壓圖3A是本發(fā)明另一實(shí)施例的詳細(xì)電路圖。其三級電壓倍增裝置使用三重井 IC制造4支術(shù)；
圖3B是本發(fā)明又一實(shí)施例的電路圖。本實(shí)施例的三級電壓倍增裝置可產(chǎn)生 一正輸出電壓；
圖3C是本發(fā)明又一實(shí)施例的電路圖。本實(shí)施例的三級電壓倍增裝置可產(chǎn)生一負(fù)輸出電壓；
圖3D是如圖3C所示實(shí)施例所需的多相頻率控制信號的時序圖； 圖4A是如圖2A所示實(shí)施例所需的多相控制信號較詳細(xì)的時序圖； 圖4B是如圖2A所示實(shí)施例在圖4A中六個時段的切換操作表。 附圖標(biāo)記說明10-電荷泵級；100-電路方塊；101-節(jié)點(diǎn)；102-節(jié)點(diǎn)；103 -二極管；104-二極管；105-輸入節(jié)點(diǎn)；106 — MOSFET; 107 — MOSFET; 11 -電荷轉(zhuǎn)移級；110-節(jié)點(diǎn)；112-節(jié)點(diǎn)；114-節(jié)點(diǎn)；115-節(jié)點(diǎn)；117-節(jié)點(diǎn)；119 -節(jié)點(diǎn)；12-電荷轉(zhuǎn)移級；120-節(jié)點(diǎn)；122-節(jié)點(diǎn)；124-節(jié)點(diǎn)；125-節(jié)點(diǎn)；127 -節(jié)點(diǎn)；129-節(jié)點(diǎn)；132-節(jié)點(diǎn)；134-節(jié)點(diǎn)；137-節(jié)點(diǎn)；139-節(jié)點(diǎn)；13a-電 容；13b-電容；14a-晶體管；14b-晶體管；15-電容；150-輸出節(jié)點(diǎn)；155 -負(fù)載電容；16-晶體管；160-地電位；17-電荷轉(zhuǎn)移級；18-二才及管；19 -負(fù) 載電容；20-節(jié)點(diǎn)；200 -內(nèi)部節(jié)點(diǎn)；201 - MOSFET; 202 - MOSFET; 203 -MOSFET; 204 — MOSFET; 205 — MOSFET; 206 - MOSFET; 07—內(nèi)部節(jié)點(diǎn)；208 -內(nèi)部節(jié)點(diǎn)；209-內(nèi)部節(jié)點(diǎn)；210-電荷轉(zhuǎn)移切換方塊；211 -電荷轉(zhuǎn)移切換方塊； 212 -電荷轉(zhuǎn)移切換方塊；13 -電荷轉(zhuǎn)移切換方塊；220 -外部端點(diǎn)；225 -外部端
點(diǎn)；230-外部端點(diǎn) 點(diǎn)；250 -外部端點(diǎn) 點(diǎn)；260 -外部端點(diǎn)
235 -外部端點(diǎn) 255 -外部端點(diǎn) 265 -外部端點(diǎn)
24-節(jié)點(diǎn)；240-外部端點(diǎn)；245 -外部端 25a-控制信號；25b-控制信號；26 -節(jié) 27-供應(yīng)電壓；270-外部端點(diǎn)；275 -夕卜 部端點(diǎn)；28-節(jié)點(diǎn)；29-輸出電壓；290 -電荷轉(zhuǎn)移切換方塊；291 -電荷轉(zhuǎn)移切 換方塊；292 -電荷轉(zhuǎn)移切換方塊；293 -電荷轉(zhuǎn)移切換方塊；300 -預(yù)充電級A 部；309 -預(yù)充電級B部；310-CP級A部；319-CP級B部；320 -CP級A部； 329 -CP級B部；330 -CP級A部；339 -CP級B部；510-主節(jié)點(diǎn)；520 -主節(jié) 點(diǎn)；530 -主節(jié)點(diǎn)；540 -主節(jié)點(diǎn)；700-預(yù)充電級A部；705 -負(fù)供應(yīng)電壓；709 -預(yù)充電級B部；710-CTS電3各；719-CTS電路；720 -CTS電路；729 - CTS 電路；730 -CTS電路；739 -CTS電路；750 -負(fù)輸出電壓；755 -負(fù)載電容。
具體實(shí)施例方式
以下結(jié)合附圖，對本新型上述的和另外的技術(shù)特征和優(yōu)點(diǎn)作更詳細(xì)的說明。 請參閱圖2A,是本發(fā)明第一個新設(shè)計具有電荷泵的電壓倍增電路的詳細(xì)電路 圖，具體實(shí)現(xiàn)為一 MOS整合電路。如圖所示，其主要具有三個串聯(lián)的電荷泵(Charge Pump; CP)級，各CP級分別串聯(lián)互補(bǔ)主要節(jié)點(diǎn)(complementary main node), 如N1A(101)與N2A(115)與N1B(102)與N2B(110)、 N2A與N3A(125)與N2B與 N3B(120)、以及N3A與N3B與NVPP(150),從而將輸出電壓VPP傳送到負(fù)載電 容Cload(155)。本發(fā)明所提供電壓倍增電路的共同特征為其對稱結(jié)構(gòu)，對稱在連 接輸入節(jié)點(diǎn)NVDD(105)與輸出節(jié)點(diǎn)NVPP的虛擬線。各CP級分別以 一對電荷轉(zhuǎn) 移級(Charge transfer stage; CTS)電路對稱設(shè)置而成，分別控制其對應(yīng)的主節(jié)點(diǎn)間 的電荷轉(zhuǎn)移，其一般形式獨(dú)立繪制如圖2B。三對多相控制頻率信號，即BST1A、 BST2A與BST3A以及其反相的BST1B、 BST2B與BST3B,分別輸入各CP級的 CTS對，用以控制其升壓過程。這些控制頻率信號分別顯示在圖2D。控制頻率信 號都經(jīng)由MOS晶體管配置而成的電容設(shè)置電壓倍增電路的三對主要節(jié)點(diǎn)(在各CP 的外)與三個雙重對的輔助節(jié)點(diǎn)(在各CP之內(nèi))，以供應(yīng)能量到九對不同的節(jié)點(diǎn)中。 其中三對互補(bǔ)主要節(jié)點(diǎn)分別為N1A與N1B、 N2A與N2B與N3A與N3B。三個 雙重對的輔助節(jié)點(diǎn)分別為N1AP(117)、 N1APP(119)、 N1BP(U2)、與N1BPP(114)、 N2AP(127) 、 N2APP(129) 、 N2BP(122)與N2BPP(124)、 與 N3AP(137)、 N3APP(139) 、 N3BP(132)與N3BPP(134)。
圖2B中顯示一 CP級的一般形式，其電荷轉(zhuǎn)移切換(Charge transfer switch; CTS)電路方塊對CTS2aAs(210)與CTS2aBs(290)是對稱配置。其中A代CP級的 上部CTS, B則為下部CTS, s為級次，在本實(shí)施例中s=l、 2、 3。上部的A部 CTS結(jié)構(gòu)可鏡射而成為B部CTS,反的也然。故各部的CTS具有相同數(shù)量的組 件，例如A部CTS包含有三個MOSFET MNsA(204) 、 MNsAP(206)與 MNsAPP(202),兩個內(nèi)部節(jié)點(diǎn)NsAP(208)與NsAPP(200),六個外部端點(diǎn)1(220)、 0(230)、 X(240)、 Y(250)、 P(260)與PP(270)。本案的命名規(guī)則如下,M為MOSFET, P與PP為升壓端點(diǎn)(pump terminal), I為輸入，O為輸出，X與Y表示交叉端點(diǎn)， s為級次。相對應(yīng)地，B部CTS包含有三個MOSFET MNsB(203)、 MNsBP(205) 與MNsBPP(201),兩個內(nèi)部節(jié)點(diǎn)NsBP(207)與NsBPP(209),六個外部端點(diǎn)1(225)、 0(235)、 X(245)、 Y(255)、 P(265)與PP(275)。其中，外部端點(diǎn)為簡化而取與A部 相同代號，但實(shí)際上應(yīng)因各例而有不同。A部與B部CTS中的晶體管MNsA、 MNsB將因設(shè)置適當(dāng)?shù)目刂祁l率或升壓信號至對應(yīng)的端點(diǎn)P與PP而切換為二極管 配置(diode configuration),致使電荷由輸入端I轉(zhuǎn)移至輸出端O。
請參閱圖2C，其中利用上述CP級一般形式的方塊重新繪制電路。各CP級分別包含A部與B部CTS,其中主要節(jié)點(diǎn)NnA、NnB連接端點(diǎn)I,N(n+1)A、N(n+1 )B 連接端點(diǎn)O。其中n代表CP級的級次與主要節(jié)點(diǎn)對的序次。
檢視圖2C,其電路方塊100具有輸入節(jié)點(diǎn)NVDD(105),做為初始預(yù)充電級， 控制著節(jié)點(diǎn)N1A(101)與N1B(102)的行為。而電路方塊100本身則:帔電容性耦合 (capacitively coupled)的控制頻率信號BST1A、 BST1B與BST2A、 BST2B間接控 制。其中BST2A與BST2B是分別由第一CP級A部與B部CTS的升壓端點(diǎn)P(117) 與P(112)輸入。檢視圖2A,其中顯示連接至VDD的共同節(jié)點(diǎn)NVDD(105)被四個 MOSFET所包圍，各MOSFET的漏極連接共同節(jié)點(diǎn)NVDD。前兩個晶體管的才冊 極也連接到共同節(jié)點(diǎn)105而形成二才及管配置，如DN0A(103)與DN0B(104),而其 源極則分別連接節(jié)點(diǎn)NlA與N1B。后兩個晶體管的源極分別連接節(jié)點(diǎn)Nl A與NIB 而做為開關(guān)使用，如MN0A(107)與MN0B(106)。其柵極分別連接至節(jié)點(diǎn)N1BP(112) 與N1AP(117),而這兩個節(jié)點(diǎn)同時分別為第一 CP級的B部與A部CTS的升壓端 點(diǎn)P,分別設(shè)置控制頻率信號BST2B與BST2A。
請回到圖2C,方塊圖的表現(xiàn)方式將有助在解釋六個控制頻率信號BST1A、 BST2A、 BST3A、 BST1B、 BST2B與BST3B與各CP級的CTS部與CT電容與控 制頻率信號或升壓信號之間的相互作用與關(guān)系。圖2A中的主要節(jié)點(diǎn)N1A(101)、 N2A(115)、 N3A(125)與N1B(102)、 N2B(110)、 N3B(120)與NVPP(150)即分別為各 CP級的輸入與輸出端I與0。而輔助節(jié)點(diǎn)N1AP(117)、 N1APP(119)、 N1BP(112)、 N1BPP(114)、 N2AP(127)、 N2APP(129)、 N2BP(122)、 N2BPP(124)、 N3AP(137)、 N3APP(139)、 N3BP(132)與N3BPP(134)則分別為各CP級A部與B部CTS的升 壓端點(diǎn)P與PP。經(jīng)解釋后，上述命名的選擇應(yīng)是易于識別的。而CP1A、 CP1B、 CP2A、 CP2B、 CP3A、 CP3B、 CP1AP、 CP1APP、 CP1BP、 CP1BPP、 CP2AP、 CP2APP、 CP2BP、 CP2BPP、 CP3AP、 CP3APP、 CP3BP、 CP3BPP等電容酉己置晶 體管的命名協(xié)同節(jié)點(diǎn)的命名也相當(dāng)易于辨識。初始預(yù)充電級IOO根據(jù)頻率信號的 控制而將節(jié)點(diǎn)NVDD(105)的供應(yīng)電壓VDD分布到三級電壓倍增電路對稱的A分 支與B分支，其中三個CP級的A部(210)與B部CTS(290)都以相同的方式串聯(lián)， 并且都由經(jīng)電容配置晶體管設(shè)置電路的控制頻率信號或升壓信號控制，以在節(jié)點(diǎn) NVPP產(chǎn)生升壓的輸出電壓VPP至負(fù)載電容Cload(155)。因此，所述的電路具有 三對相同的CTS電路方塊做為CP級，并配合三對控制頻率信號運(yùn)作。CTS電路 方塊的通用命名為CTS2aAs(210)與CTS2aBs(290)，其中，CTS2aA1(211)與CTS2aBl(291)為第一 CP級，CTS2aA2(212)與CTS2aB2(292)為第二 CP級， CTS2aA3 (213)與CTS2aB3(293)為第三CP級。主要節(jié)點(diǎn)N1A、 N1B與N3A、 N3B 分別接收控制信號BST1A與BST1B,N2A與N2B則以互補(bǔ)方式分別接收BST1B 與BST1A。輔助節(jié)點(diǎn)P與PP的信號接收方式也類似在上述。其中，第一與第三 CP級A部與B部CTS的輔助節(jié)點(diǎn)或升壓端點(diǎn)P與PP分別接收控制信號BST2A 與BST3A與BST2B與BST3B,第二 CP級則為交錯的方式，即A部CTS的升壓 端點(diǎn)P與PP分別接收控制信號BST2B與BST3B， B部的升壓端點(diǎn)P、 PP分別接 收BST2A、 BST3A。
請參閱圖2D,是本發(fā)明六個重要多相控制信號的時序圖，可分為三對控制頻 率信號BST1A、 BST2A、 BST3A與BST1B、 BST2B、 BST3B，用以驅(qū)動圖2A至 圖3D中的電路。這些周期性信號的一個基本周期被細(xì)分為六個時間區(qū)間T1-T6, 各時間區(qū)間在運(yùn)作時的作用將在后述段落詳細(xì)解說。
請參閱圖2E,是圖2A或圖2C所示電路在圖2D所示的多相控制頻率信號驅(qū) 動下，三個內(nèi)部節(jié)點(diǎn)N1A、 N2A與N3A的電壓VI、 V2與V3的時序圖。其中需 包含下列前提各CTS方塊與多相控制信號的配合為幾乎無臨界電壓或無二極管 順向電壓降，也即電荷的分享為近乎理想，或者電荷轉(zhuǎn)移為接近完全的。所有寄 生電容被忽略；且輸出節(jié)點(diǎn)NVPP(105)的電壓為VPP而無負(fù)載電流。則輸出電壓 可達(dá)到VPP=Vl+3x(.DELTA.V),其中(.DELTA.V)是如前所述。VI、 V2、 V3分 別為節(jié)點(diǎn)Nl、 N2、 N3升壓前的電位。V1+(.DELTA.V)、 V2+(.DELTA.V)、 V3+(.DELTA.V)分別為節(jié)點(diǎn)Nl、 N2、 N3升壓后的電位。
以下將描述本發(fā)明 一重要實(shí)施例，應(yīng)用上述作業(yè)原理并使用成熟的半導(dǎo)體生 產(chǎn)技術(shù)。
請參閱圖3A,本實(shí)施例的電路與圖2A所示實(shí)施例幾乎相同。其中，MOSFET 是制作為三重井結(jié)構(gòu)，這意味著各晶體管的基體電壓(bulk voltage)將可被建立而 維持在各級中都能保有相同的作業(yè)條件。三重井的MOSFET結(jié)構(gòu)是將一 NMOS 晶體管埋入在一被隔離或被深埋的P井(P-Well)區(qū)，其主要是在一 P型基板中以N 井環(huán)繞而分離出來，并在基部形成一深N井層，故埋入NMOS晶體管的P井將 被提高，也即其電壓將可被適當(dāng)調(diào)整而降低其基板效應(yīng)(body effect),從而降低臨 界電壓降，并可降低埋入NMOS晶體管的柵極氧化物的應(yīng)力。
圖3A中顯示如何將控制頻率信號BST1A、 BST1B做為適當(dāng)?shù)碾妷盒盘栠B接到整個電路中各MOSFET組件的基板。其中，初始預(yù)充電級A部300、奇數(shù)級A 部(310、 330)與偶數(shù)級B部(329)各CTS中的所有MOSFET應(yīng)連接信號BST1A, 而初始預(yù)充電級B部309、奇數(shù)級B部(319、 339)與偶數(shù)級A部(320)各CTS中的 所有MOSFET應(yīng)連接信號BST1B。
請參閱圖3B,是本發(fā)明另一實(shí)施例的電路圖，其中第二與第三CP級的基板 提升電壓是由于前的主節(jié)點(diǎn)提供，并取代原來的控制頻率信號BST1A與BST1B。 此一構(gòu)造可提供還接近的基板電壓追蹤，故可展開至還多的級次。因為總是使用 前一 CP級的節(jié)點(diǎn)電壓來提升本CP級的基板電壓，此結(jié)構(gòu)被命名為跳蛙基板電壓 追縱結(jié)構(gòu)(leap-frog bulk potential tracking principle)。為簡4匕起見，這些電壓分別 被命名為VN1A、 VN1B、 VN2A與VN2B。其中，第一 CP級的基板提升電壓仍 為控制頻率信號BST1A與BST1B。技術(shù)上簡要復(fù)述本實(shí)施例的優(yōu)點(diǎn)由于使用 三重井構(gòu)造，埋入的NMOS晶體管的P井將被拉升，也即其電位將被提高而可減 少基板偏壓效應(yīng)、降低臨界電壓降、利于基板電壓追縱，并可減少柵極氧化層的 應(yīng)力。較高級次埋入NMOS晶體管(第二與第三CP級)的P井是連接主節(jié)點(diǎn)N1A 510、 NIB 520、N2A 530與N2B 540,電壓分別為VN1A、 VN1B、 VN2A與VN2B， 如上所詳述者，而其它埋入NMOS晶體管(A部與B部初始預(yù)充電級與第一 CP 級)的P井則仍分別連接控制頻率信號BST1A與BSTIB。
若要由低電壓或地電位產(chǎn)生高電壓的負(fù)輸出電壓，以下的通用轉(zhuǎn)換方法是較 推薦的。由本發(fā)明上述的多CP級正電壓倍增電路實(shí)施一多CP級負(fù)電壓倍增電路 需要以下步驟
以對應(yīng)的PMOS晶體管取代所有NMOS晶體管；
以負(fù)的低供應(yīng)電壓VSS或地電位替換正的低供應(yīng)電壓VDD;
將所有多相控制頻率信號反相，也即將所有(BST...)信號轉(zhuǎn)換為反相的(BSTJ)ar...)信號。
請參閱圖3C,是本發(fā)明另一實(shí)施例的電路圖，用以產(chǎn)生負(fù)電壓。其主要是將 上述的轉(zhuǎn)換方法直接應(yīng)用在圖3B所示實(shí)施例完全相同的電路結(jié)構(gòu)。
圖中顯示所有MOS組件是由PMOS晶體管構(gòu)成電容式連接的PMOS晶體 管CP1A、 CP1B、 CP2A、 CP2B、 CP3A、 CP3B、 CP1AP、 CP1APP、 CP1BP、 CP1BPP、 CP2AP、 CP2APP、 CP2BP、 CP2BPP、 CP3AP、 CP3APP、 CP3BP與CP3BPP; 二 極管式連接的PMOS晶體管DP0A與DP0B;開關(guān)式PMOS晶體管MP0A、MP1A、MP2A、 MP3A、 MPOB、 MP1B、 MP2B、 MP3B、 MP1AP、 MP2AP、 MP3AP、 MP1BP、 MP2BP、 MP3BP、 MP1APP、 MP2APP、 MP3APP、 MP1BPP、 MP2BPP與MP3BPP。
已述的對稱性布局仍繼續(xù)維持，故初始預(yù)充電級的A部700與B部709的后分別 連接三個CP級的A部CTS電路(710、 720、 730)與B部CTS電路(719、 729、 739)。 負(fù)供應(yīng)電壓VSS或地電位(705)與負(fù)輸出電壓VBB(750)是以GND(160)為參考電 位，被升高的輸出電壓VBB同樣作用在負(fù)載電容Cload(755)。
請參閱圖3D,是頻率控制信號BST1A—bar、 BST2A_bar、 BST3A—bar與 BSTlB_bar、 BST2B—bar、 BST3B_bar的時序圖，用以將負(fù)供應(yīng)電壓VSS或地電 位升壓至負(fù)輸出電壓VBB， 一特征基本周期被細(xì)分為六個時間區(qū)間Tl-T6。與圖 2D進(jìn)行比較，很明顯的只有各信號的極性相反，故分別以加注「—bar」命名。本 發(fā)明的電壓倍增電路可達(dá)到的理想最高輸出電壓分列如下
1. 電壓倍增電路(如圖3B所示)在供應(yīng)電壓為VDD,且控制頻率信號振幅為VDD 時的輸出電壓
VPP(理想最高值)二VDD+(CP級數(shù))xVDD
2. 電壓倍增電路(如圖3C所示)在供應(yīng)電壓為VSS,且控制頻率信號振幅為VDD
時的ir出電壓
VBB(理想最高值"VSS+(CP級數(shù))x(-VDD)二 (CP級數(shù))x(-VDD),若VSS=0。 請參閱圖4A與圖4B,顯示本發(fā)明圖2A至圖2E所示基本形式實(shí)施例的詳細(xì) 運(yùn)作與功能。圖4A顯示所有控制頻率信號BST1A、 BST2A、 BST3A與BST1B、 BST2B、 BST3B與三個節(jié)點(diǎn)電壓VN1A、 VN1AP與VN1APP的時序圖。如上所 述，各控制頻率信號的振幅為供應(yīng)電壓VDD。為簡化起見，控制頻率信號的高電 位VDD稱為高電位HIGH,零電位稱為低電位LOW。圖4B的圖表顯示電路中九 個NMOS晶體管在六個時間區(qū)間Tl-T6的切換狀態(tài)。這些開關(guān)式MOSFETMN0A、 MN1A、固1AP、畫1APP、 MN1B、畫1BP、畫1BPP、 MN2A與畫3A因其 代表性的地位而被選擇。
圖4A:為第一 CP級的控制頻率信號BST1A、 BST2A、 BST3A與BST1B、 BST2B、 BST3B與節(jié)點(diǎn)電壓VN1A、 VN1AP與VN1APP的波形時序圖。
圖4B:表列所選擇開關(guān)式MOSFET，如初始預(yù)充電級的MN0A、第一CP級 的MN1A、 MN1AP、 MN1APP、 MN1B、畫1BP與畫1BPP、第二 CP級的顧2A 與第三CP級的MN3A,在時間區(qū)間Tl-T6的狀態(tài)。其中，O表示MOS開關(guān)為完全導(dǎo)通(無臨界電壓降)。X表示MOS開關(guān)為完 全斷路。表示MOS開關(guān)部分導(dǎo)通(具臨界電壓降效應(yīng))。
在深入以下說明的前，兩個重要的事實(shí)必須再次提醒電路中的各節(jié)點(diǎn)連接 電容(電容配置MOSFET)的一端，且電容的另一端連接一控制頻率信號，故這些 節(jié)點(diǎn)可經(jīng)由適當(dāng)?shù)碾娙莩潆姸嵘娢弧?br> 請參閱圖4A、圖4B與圖3B，以下將依序說明所述的電路在時間區(qū)間Tl-T6 的活動。
時間區(qū)間Tl控制頻率信號BST1A與BST3A由低電位LOW轉(zhuǎn)變?yōu)楦唠娢?HIGH，主節(jié)點(diǎn)N1A的電壓VN1A與輔助節(jié)點(diǎn)N1APP的電壓VN1APP被4是升到 較高電壓可令晶體管MN1APP完全導(dǎo)通，晶體管MN1A不完全導(dǎo)通，故將有臨 界電壓降效應(yīng)。晶體管MN1APP完全導(dǎo)通，可在輔助節(jié)點(diǎn)N1AP對電容CN1AP 充電而將節(jié)點(diǎn)電壓VN1AP提高到主節(jié)點(diǎn)N1A的電位VN1A,故晶體管MN1A形 成一二極管連接在主節(jié)點(diǎn)N1A與N2A之間。晶體管MN1A為部分導(dǎo)通而開始節(jié) 點(diǎn)N1A與N2A間的電荷分享程序。輔助節(jié)點(diǎn)N1AP的電壓VN1AP用以令晶體管 MN0B導(dǎo)通而在主節(jié)點(diǎn)N1B對電容CN1B預(yù)充電至電壓VDD。在時間區(qū)間Tl的 最后，控制頻率信號BST3A轉(zhuǎn)變?yōu)榈碗娢籐OW,晶體管MN1APP被轉(zhuǎn)為斷路。
時間區(qū)間T2控制頻率信號BST2A轉(zhuǎn)變?yōu)楦唠娢籋IGH,因晶體管MN1APP 被轉(zhuǎn)為斷路，輔助節(jié)點(diǎn)N1AP的電壓VN1AP被提升到高在時間區(qū)間Tl所達(dá)到的 電位。故輔助節(jié)點(diǎn)N1AP的電壓VN1AP可令晶體管MN0B、 MN1A與MN1AP 完全導(dǎo)通。完全導(dǎo)通的晶體管MN0B是用以將主節(jié)點(diǎn)N1B的電壓VN1B預(yù)充電 至電壓VDD。完全導(dǎo)通的晶體管MN1A因無臨界電壓降而可將主節(jié)點(diǎn)N1A的電 容CN1A的電荷無損傾倒至主節(jié)點(diǎn)N2A的電容CN2A。故主節(jié)點(diǎn)N1A的電荷完 全被主節(jié)點(diǎn)N2A分享。當(dāng)主節(jié)點(diǎn)N1A與N2A間的電荷分享過程結(jié)束，主節(jié)點(diǎn) N1A的電壓VN1A將降至VN1A0而與主節(jié)點(diǎn)N2A的電壓VN2A相同。完全導(dǎo)通 的晶體管MN1AP是用以將輔助節(jié)點(diǎn)N1BPP預(yù)充電至主節(jié)點(diǎn)N1A的電壓VN1A。 故在時間區(qū)間T2結(jié)束時，輔助節(jié)點(diǎn)N1BPP的電壓VN1BPP與VN1A0相等。通 過類似的推演，可得輔助節(jié)點(diǎn)N1APP的電壓VN1APP在時間區(qū)間T5結(jié)束時與 VN1B0相等。
時間區(qū)間T3控制頻率信號B ST3 A再次轉(zhuǎn)變?yōu)楦唠娢籋IGH,輔助節(jié)點(diǎn)N1APP 的電壓VN1APP被提升至一4交高電位。此較高電位可令晶體管MN1APP完全導(dǎo)通。完全導(dǎo)通的晶體管MN1APP是用以將輔助節(jié)點(diǎn)N1AP的電容CN1AP由高電 位VN1AP i丈電至主節(jié)點(diǎn)N1A的電位VN1A,此時晶體MN1A在主節(jié)點(diǎn)N1A與 N2A之間形成一二極管連接。在時間區(qū)間T3結(jié)束時，控制頻率信號BST 1A、 BST2A 與BST3A轉(zhuǎn)為低電位LOW,故主節(jié)點(diǎn)N1A的電壓VN1A與輔助節(jié)點(diǎn)N1AP的電 壓VN1AP都轉(zhuǎn)為低電位LOW。
時間區(qū)間T4控制頻率信號BST1B與BST3B轉(zhuǎn)為高電位HIGH,主節(jié)點(diǎn)NIB 的電壓VN1B與輔助節(jié)點(diǎn)N1BPP的電壓VN1BPP被提升到較高的電位，可令晶 體管MN1BPP完全導(dǎo)通，令晶體管MN1B部分導(dǎo)通而存在有臨界電壓降效應(yīng)。完 全導(dǎo)通的晶體管MN1BPP對輔助節(jié)點(diǎn)N1BP的電容CN1BP充電使節(jié)點(diǎn)電壓 VN1BP提升至主節(jié)點(diǎn)NIB的電壓VN1B,故晶體管MN1B在主節(jié)點(diǎn)NIB與N2B 之間形成二極管連接。部分導(dǎo)通的晶體管MN1B將開始主節(jié)點(diǎn)NIB與N2B間的 電荷分享程序。輔助節(jié)點(diǎn)N1BP被提升的電壓VN1BP被用以將晶體管MN0A轉(zhuǎn) 導(dǎo)通而對主節(jié)點(diǎn)N1A預(yù)充電至VDD。時間區(qū)間T4結(jié)束時，控制頻率信號BST3B 轉(zhuǎn)為低電位LOW而令晶體管MN1BPP轉(zhuǎn)為斷路。
時間區(qū)間T5控制頻率信號BST2B轉(zhuǎn)為高電位HIGH,因晶體管MN1BPP為 斷路，輔助節(jié)點(diǎn)N1BP的電壓VN1BP被提升到高在于時間區(qū)間T4所達(dá)到的電位。 故輔助節(jié)點(diǎn)N1BP的電壓VN1BP可令晶體管MN0A、MN1B與MN1BP完全導(dǎo)通。 完全導(dǎo)通的晶體管MNOA是用以將主節(jié)點(diǎn)N1A的電壓VN1A預(yù)充電至電壓VDD 。 完全導(dǎo)通的晶體管MN1B因無臨界電壓降而可將主節(jié)點(diǎn)NIB的電容CN1B的電 荷無損傾倒至主節(jié)點(diǎn)N2B的電容CN2B。故主節(jié)點(diǎn)NIB的電荷完全被主節(jié)點(diǎn)N2B 分享。當(dāng)主節(jié)點(diǎn)N1B與N2B間的電荷分享過程結(jié)束，主節(jié)點(diǎn)N1B的電壓VN1B 將降至VN1B0而與主節(jié)點(diǎn)N2B的電壓VN2B相同。完全導(dǎo)通的晶體管MN1BP 是用以將輔助節(jié)點(diǎn)NlAPP預(yù)充電至主節(jié)點(diǎn)N1B的電壓VN1B。故在時間區(qū)間T2 結(jié)束時，輔助節(jié)點(diǎn)N1APP的電壓VN1APP與VN1B0相等。
時間區(qū)間T6控制頻率信號BST3B再次轉(zhuǎn)變?yōu)楦唠娢籋IGH,輔助節(jié)點(diǎn)N1BPP 的電壓VN 1BPP被提升至一較高電位。此較高電位可令晶體管MN1BPP完全導(dǎo)通。 完全導(dǎo)通的晶體管MN1BPP是用以將輔助節(jié)點(diǎn)N1BP的電容CN1BP由高電位 VN1BP放電至主節(jié)點(diǎn)N1B的電位VN1B,此時晶體MN1B在主節(jié)點(diǎn)N1B與N2B 之間形成一二極管連接。在時間區(qū)間T6結(jié)束時，控制頻率信號BST1B、 BST2B 與BST3B轉(zhuǎn)為低電位LOW,故主節(jié)點(diǎn)NIB的電壓VN1B與輔助節(jié)點(diǎn)N1BP的電壓VN1BP都轉(zhuǎn)為低電位LOW。
了解本發(fā)明的電路構(gòu)造與運(yùn)作的所有必須細(xì)節(jié)后，以下提供本發(fā)明的優(yōu)點(diǎn)概 要，特別是對于現(xiàn)有技術(shù)缺點(diǎn)的改良部分。
首先，在時間區(qū)間T2、 T5中，因為沒有臨界電壓降的問題，故主節(jié)點(diǎn)間的 電荷分享可被完整執(zhí)行。
其次，因為沒有臨界電壓降的問題，可使用較少的串聯(lián)CP級而達(dá)到目標(biāo)的 高輸出電壓。因為耗電量與串聯(lián)CP級的數(shù)量成正比，故本發(fā)明的電路功耗較少。 越少的串聯(lián)CP級也表示其升壓效率較高。
第三，在時間區(qū)間T2與T5中，當(dāng)電荷分享程序進(jìn)行時，橋接的NMOS晶體 管MN1A是工作在線性區(qū)。NMOS晶體管工作在線性區(qū)時，其等效電阻較工作在 飽和區(qū)時要小。其電荷分享時間縮短而升壓電流增加，故可加快做為頻率信號產(chǎn) 生器的環(huán)型振蕩的頻率。且因前述的基板電壓追縱結(jié)構(gòu)，較高級次CP級的NMOS 晶體管可因其基板電壓偏壓為前一 CP級的主節(jié)點(diǎn)電壓而使其臨界電壓與較低級 次CP級的NMOS相同。故無論NMOS晶體管位于較高級次或較低級次的CP級， 都會被偏壓而導(dǎo)致基板效應(yīng)幾乎相同，其臨界電壓幾乎相同，而其電荷分享速度 也幾手相同。其整體效能將不會因串聯(lián)CP級的數(shù)目而受限(現(xiàn)有技術(shù)會因CP級 數(shù)目不同而有不同)，其升壓頻率可保持在最佳效能的狀態(tài)，如同只有一級的升壓 電路一般。
第四，由上述可知本發(fā)明的各串聯(lián)CP級階可提供幾乎相同的效能，故相較 在現(xiàn)有技術(shù)，本發(fā)明的電壓倍增電路中串聯(lián)的CP級數(shù)目將不受限制。故本發(fā)明 的升壓電路只要使用大量的CP級，即具有產(chǎn)生極高電壓的潛力。
第五，考慮基板電壓追縱結(jié)構(gòu)，在同樣的理由的下，較高級次CP級次中的 NMOS晶體管，其柵極氧化層的應(yīng)力將不會比較低級次CP級中的NMOS晶體管 大。故本發(fā)明的構(gòu)造將不會遭遇與現(xiàn)有技術(shù)一樣的信賴度問題。
以上已將本發(fā)明的電路與技術(shù)詳細(xì)描述與說明清楚。檢視三重井技術(shù)在集成 電路上實(shí)現(xiàn)的問題，仍有部分需進(jìn)一步說明的處以半導(dǎo)體實(shí)現(xiàn)MOS技術(shù)的制 程，是由以三重井實(shí)現(xiàn)適當(dāng)?shù)腗OSFET組件延伸而得(這技術(shù)本身并非本發(fā)明的 權(quán)利要點(diǎn))，因此，在重要的MOSFET組件使用復(fù)雜的基板電壓追縱方法，可得 到較好的實(shí)際運(yùn)作條件。因為在標(biāo)準(zhǔn)的MOS制程中加入一些MOSFET實(shí)現(xiàn)三重 井的步驟即可強(qiáng)化MOS晶體管，故在此使用本技術(shù)非常具有經(jīng)濟(jì)效益。三重井MOSFET結(jié)構(gòu)是將一 NMOS晶體管埋入一被隔離或深埋的P井，其主要是在P 型基板中以N井環(huán)繞而分離出來，并在基部形成一深N井層，故埋入NMOS晶 體管的P井區(qū)可由P型基板隔離出來，也即其電壓不再固定是VSS,其電位可自 由設(shè)定來降低基板效應(yīng)，降低臨界電壓降并舒緩埋入NMOS晶體管柵極氧化層的 應(yīng)力。由于三重井結(jié)構(gòu)的PMOS或埋入NMOS晶體管都可^:為電容配置電晶使用， 故當(dāng)以電容型MOS晶體管實(shí)現(xiàn)電路中的電容時，所述的電容將可被應(yīng)用在正電 壓電荷泵電路或負(fù)電壓電荷泵電路中。 一般而言，埋入NMOS做為電容配置晶體 管會使用在正電壓電荷泵電路，而PMOS做為電容配置晶體管使用在負(fù)電壓電荷 泵電路，如此，因為所有電路使用同一型態(tài)的組件(例如全為NMOS或全為PMOS), 可避免產(chǎn)生CMOS栓鎖的問題。
總結(jié)本發(fā)明的重要特征，可發(fā)現(xiàn)本發(fā)明的集成電路實(shí)施例提供了新穎的電路 和方法，可由相對較低的正、負(fù)供應(yīng)電壓或地電位分別提供大范圍的正、負(fù)高輸 出電壓，其中實(shí)現(xiàn)了低功耗與快速動態(tài)反應(yīng)的結(jié)合，改善了升壓效率并可以較少 的CP級達(dá)到相同的目標(biāo)輸出電壓，以上種種都可提高產(chǎn)品的信賴度與質(zhì)量。
如上述的較佳實(shí)施例與電路分析的評價，相對于現(xiàn)有技術(shù)，本發(fā)明新穎的系 統(tǒng)、電路與方法提供了高效率與可大量制造的替代方案。
以上所述僅為本發(fā)明的較佳實(shí)施例，對本發(fā)明而言僅僅是說明性的，而非限 制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可對其 進(jìn)行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種升壓電路，實(shí)現(xiàn)一電壓倍增裝置所使用的高電壓產(chǎn)生器的電荷泵，包含有一相對于一虛擬中線為對稱配置的基本電路結(jié)構(gòu)，由一組三對的多相控制頻率信號控制，其中第一對為互補(bǔ)信號或第二與第三對信號中分別有一信號相對另一信號相移半個頻率周期，所述的電路包含有一輸入級；一輸出級；至少一雙電路方塊級，各級具有重要的四極或二端口特征，即各級具有一對路方塊，各電路方塊具有一輸入端與輸出端此外所述的雙電路方塊尚具有兩對輔助端點(diǎn)，各電路方塊為鏡像對稱，具有相同結(jié)構(gòu)、布局與相同數(shù)量與類型的組件；一對平行虛擬軌道，提供所述的輸入級、至少一所述的雙電路方塊與所述的輸出級間成線的連接，平行并對稱在所述的虛擬中線；與一任意數(shù)量的主節(jié)點(diǎn)對的序列，位于所述的對平行虛擬軌道，其中各主節(jié)點(diǎn)對的兩節(jié)點(diǎn)分別位于兩平行虛擬軌道上。
2. 根據(jù)權(quán)利要求1所述的升壓電路，其特征在于各主節(jié)點(diǎn)對的各主節(jié)點(diǎn)分 別連接有一電容配置的MOSFET,并經(jīng)由所述的電容設(shè)置所述的控制頻率信號對 的其中一頻率信號，將各電容當(dāng)耦合電容使用。
3. 根據(jù)權(quán)利要求1所述的升壓電路，其特征在于所述的輸入級為一初始預(yù) 充電級。
4. 根據(jù)權(quán)利要求3所述的升壓電路，其特征在于所述的初始預(yù)充電級包含 有四MOSFET組件， 一對輸入端， 一對輔助輸入端， 一對輸出端與一供應(yīng)電壓端 點(diǎn)，并由所述的供應(yīng)電壓端點(diǎn)設(shè)置一供應(yīng)電壓。
5. 根據(jù)權(quán)利要求4所述的升壓電路，其特征在于所述的四MOSFET組件 分為兩對，第一對為二極管配置，其陽極分別連接所述的供應(yīng)電壓端點(diǎn)，其陰極 分別連接所述的對輸入端的其中一輸入端，第二對為開關(guān)式運(yùn)作，其漏極連接供 應(yīng)電壓端點(diǎn)，其源極分別連接所述的對輸出端的其中一輸出端，其柵極分別連接 所述的對輔助輸入端的其中一輔助輸入端。
6. 根據(jù)權(quán)利要求4所述的升壓電路，其特征在于所述的對輸入端的各輸入 端分別對應(yīng)連接所述的對輸出端的各輸出端與所述的對主節(jié)點(diǎn)的各主節(jié)點(diǎn)。
7. 根據(jù)權(quán)利要求1所述的升壓電路，其特征在于所述的雙電路方塊級如通用電荷泵級運(yùn)作，包含有兩個電荷轉(zhuǎn)移切換裝置電路方塊，二電荷轉(zhuǎn)移切換裝置具有相同之內(nèi)部節(jié)點(diǎn)、MOSFET與端點(diǎn)的構(gòu)造而以對稱對的方式設(shè)置，其中，各 電荷轉(zhuǎn)移切換裝置具有相同數(shù)量與類型的組件，二電荷轉(zhuǎn)移切換裝置是以鏡像對 稱設(shè)置，其中，各電荷轉(zhuǎn)移切換裝置包有一對輸入端、 一對輸出端、兩對升壓端 點(diǎn)與兩對交叉端點(diǎn)。
8. 根據(jù)權(quán)利要求7所述的升壓電路，其特征在于通用電荷泵級中所使用的 各電荷轉(zhuǎn)移切換裝置包含有一第一、 一第二與一第三場效晶體管，各具有柵極、源極與漏極； 一輸入端，連接各FET的漏極；一輸出端，連接所述的第 一 場效晶體管的源極； 一第一交叉端點(diǎn)；一第二交叉端點(diǎn)，連接所述的第二場效晶體管的源極；一第一升壓端點(diǎn)，連接所述的第三場效晶體管T的源極與所述的第一與笫二 場效晶體管的柵極；與一第二升壓端點(diǎn)，連接所述的第一交叉端點(diǎn)與所述的第三場效晶體管的柵極。
9. 根據(jù)權(quán)利要求7所述的升壓電路，其特征在于各電荷泵級的兩對升壓端 點(diǎn)分別經(jīng)由耦合電容連接對應(yīng)的多相控制頻率信號對，其中各電荷泵級與多相控 制頻率信號對的對應(yīng)關(guān)系為奇數(shù)級次電荷泵級連接主控制頻率信號對，偶數(shù)級 次電荷泵級連接的控制信號則相對主控制頻率信號對具有半個周期的相位移。
10. 根據(jù)權(quán)利要求7所述的升壓電路，其特征在于各電荷轉(zhuǎn)移切換裝置具 有六個端點(diǎn)， 一輸入端、 一輸出端、二升壓端點(diǎn)、 一第一與一第二交叉端點(diǎn)，一 電荷泵級中的二電荷轉(zhuǎn)移切換裝置是由對應(yīng)的交叉端點(diǎn)交叉連接，即由一電荷轉(zhuǎn) 移切換裝置的第一交叉端點(diǎn)連接另一電荷轉(zhuǎn)移切換裝置的第二交叉端點(diǎn)。
11. 根據(jù)權(quán)利要求7所述的升壓電路，其特征在于還包括 一第一通用電 荷泵級的一對輸入端連接第一主節(jié)點(diǎn)對， 一對輸出端連接第二主節(jié)點(diǎn)對，各升壓 端點(diǎn)對分別連接對應(yīng)的輔助端點(diǎn)對。
12. 根據(jù)權(quán)利要求7項所述的電路，其特征在于還包括 一第二通用電荷 泵級的一對輸入端連接第二主節(jié)點(diǎn)對， 一對輸出端連接第三主節(jié)點(diǎn)對，各升壓端 點(diǎn)對分別連4妄對應(yīng)的輔助端點(diǎn)對。
13. 根據(jù)權(quán)利要求7所述的升壓電路，其特征在于還包括 一第三通用電荷泵級的一對輸入端連接第三主節(jié)點(diǎn)對， 一對輸出端連接第二主節(jié)點(diǎn)對，各升壓 端點(diǎn)對分別連"l矣對應(yīng)的輔助端點(diǎn)對。
14.根據(jù)權(quán)利要求7所述的升壓電路，其特征在于還包括 一最后通用電 荷泵級的一對輸入端連接最后的主節(jié)點(diǎn)對， 一對輸出端連接所述的輸出級的 一對 輸入端，各升壓端點(diǎn)對分別連接對應(yīng)的輔助端點(diǎn)對。
全文摘要
本發(fā)明為升壓電路，所述的電路包含有一輸入級；一輸出級；至少一雙電路方塊級，各級具有重要的四極或二端口特征，即各級具有一對路方塊，各電路方塊具有一輸入端與輸出端此外所述的雙電路方塊尚具有兩對輔助端點(diǎn)，各電路方塊為鏡像對稱，具有相同結(jié)構(gòu)、布局與相同數(shù)量與類型的組件；一對平行虛擬軌道，提供所述的輸入級、至少一所述的雙電路方塊與所述的輸出級間成線的連接，平行并對稱在所述的虛擬中線；與一任意數(shù)量的主節(jié)點(diǎn)對的序列，位于所述的對平行虛擬軌道，其中各主節(jié)點(diǎn)對的兩節(jié)點(diǎn)分別位于兩平行虛擬軌道上。
文檔編號H03K19/094GK101604911SQ20091015196
公開日2009年12月16日 申請日期2007年11月15日 優(yōu)先權(quán)日2007年1月23日
發(fā)明者許人壽 申請人:鈺創(chuàng)科技股份有限公司