專利名稱：防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化方法及其電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字集成電路領(lǐng)域中用于ASIC芯片的時(shí)鐘切換電路，尤其涉及一種防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化方法及其電路，相較于傳統(tǒng)的防毛刺時(shí)鐘選擇器切換電路， 具有時(shí)鐘信號(hào)的上升、下降時(shí)間更加對(duì)稱的特點(diǎn)。
背景技術(shù)：
隨著SoC和ASIC技術(shù)的高速發(fā)展，設(shè)計(jì)的復(fù)雜度和集成度也大幅增長(zhǎng)。在同一系統(tǒng)用到多個(gè)時(shí)鐘源的需求變得非常的普遍，時(shí)鐘源之間的動(dòng)態(tài)切換功能越來(lái)越常見(jiàn)，因此具有防毛刺功能的時(shí)鐘切換電路就大量出現(xiàn)在系統(tǒng)中。圖1所示為此種傳統(tǒng)防毛刺時(shí)鐘選擇器電路，其基本結(jié)構(gòu)為輸入端A、B為兩路輸入時(shí)鐘，S端為時(shí)鐘選擇控制端，Resetn端為時(shí)鐘選擇器的復(fù)位端，輸出端Y為時(shí)鐘選擇器的輸出時(shí)鐘。前面的與門(mén)和兩級(jí)寄存器構(gòu)成了時(shí)鐘選擇器的選擇電路，后面的兩級(jí)門(mén)電路構(gòu)成了兩路時(shí)鐘的選擇和門(mén)控電路。其基本原理為當(dāng)時(shí)鐘從一路切換到另一路的時(shí)鐘，選擇信號(hào)要經(jīng)過(guò)時(shí)鐘信號(hào)的兩級(jí)同步，這樣就有效消除了時(shí)鐘切換時(shí)的毛刺。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)傳統(tǒng)的防毛刺時(shí)鐘選擇器進(jìn)行結(jié)構(gòu)上的優(yōu)化，提供一種防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化方法及其電路，其技術(shù)方案是一種防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化方法，防毛刺時(shí)鐘選擇器設(shè)有兩路時(shí)鐘信號(hào)輸入端、時(shí)鐘選擇信號(hào)控制端、復(fù)位信號(hào)端、 一個(gè)非門(mén)以及第一、第二兩個(gè)與門(mén)，第一與門(mén)后續(xù)連接第一、第二兩級(jí)寄存器，第二與門(mén)后續(xù)連接第三、第四兩級(jí)寄存器，其中，第二寄存器的輸出與一路輸入時(shí)鐘作為第三與門(mén)的輸入端，第四寄存器的輸出與另一路輸入時(shí)鐘作為第四與門(mén)的輸入端，第三與門(mén)和第四與門(mén)的輸出端作為一或門(mén)的輸入端，或門(mén)的輸出端為防毛刺時(shí)鐘選擇器的輸出時(shí)鐘，其特征是 用第一、第二、第三3個(gè)與非門(mén)分別替換第三與門(mén)、第四與門(mén)及或門(mén)，當(dāng)一路選通時(shí)，電路等效于時(shí)鐘信號(hào)經(jīng)過(guò)第一、第二與非門(mén)與第三與非門(mén)構(gòu)成的兩級(jí)反相器結(jié)構(gòu)，兩級(jí)與非門(mén)結(jié)構(gòu)前后邏輯相同，兩級(jí)與非門(mén)中間邏輯相反，時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間都為一個(gè)與非門(mén)的上升時(shí)間和下降時(shí)間之和，保證了時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間匹配。根據(jù)上述方法設(shè)計(jì)的防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化電路，一路輸入時(shí)鐘分別連接第一、第二寄存器的時(shí)鐘輸入端及第一與非門(mén)的一個(gè)輸入端，第一寄存器的輸出端與第二寄存器的數(shù)據(jù)輸入端相連，第二寄存器的輸出端連接第一與非門(mén)的另一個(gè)輸入端；另一路輸入時(shí)鐘分別連接第三、第四寄存器的時(shí)鐘輸入端及第二與非門(mén)的一個(gè)輸入端，第三寄存器的輸出端與第四寄存器的數(shù)據(jù)輸入端相連，第四寄存器的輸出端連接第二與非門(mén)的另一個(gè)輸入端；時(shí)鐘選擇信號(hào)連接非門(mén)輸入端，非門(mén)輸出端連接第一與門(mén)的一個(gè)輸入端，第一與門(mén)的另一個(gè)輸入端連接第四寄存器的輸出非端，第一與門(mén)的輸出端連接第一寄存器的數(shù)據(jù)輸入端；時(shí)鐘選擇信號(hào)還連接第二與非門(mén)的一個(gè)輸入端，第二與非門(mén)的另一個(gè)輸入端連接第二寄存器的輸出非端；復(fù)位信號(hào)分別連接第一、第二、第三、第四寄存器的復(fù)位清零端；
3第一、第二與非門(mén)的輸出作為第三與非門(mén)的輸入端，第三與非門(mén)的輸出端為防毛刺時(shí)鐘選擇器的輸出時(shí)鐘。本發(fā)明的優(yōu)點(diǎn)及顯著效果本發(fā)明通過(guò)對(duì)傳統(tǒng)防毛刺時(shí)鐘切換電路結(jié)構(gòu)上的修改，實(shí)現(xiàn)使時(shí)鐘信號(hào)的上升下降時(shí)間更加對(duì)稱的優(yōu)化，在需要時(shí)鐘上升沿和下降沿同時(shí)采樣的系統(tǒng)中，能夠有效提高系統(tǒng)頻率。本發(fā)明只是針對(duì)傳統(tǒng)防毛刺時(shí)鐘選擇器后面的兩路時(shí)鐘的選擇和門(mén)控電路結(jié)構(gòu)進(jìn)行了修改替換，將兩個(gè)與門(mén)作為后級(jí)或門(mén)輸入的結(jié)構(gòu)改為兩個(gè)與非門(mén)作為后級(jí)與非門(mén)輸入的結(jié)構(gòu)。根據(jù)數(shù)字邏輯的基本原理，改進(jìn)前后邏輯關(guān)系沒(méi)有變化。


圖1是傳統(tǒng)防毛刺時(shí)鐘選擇器電路結(jié)構(gòu)圖；圖2是本發(fā)明防毛刺時(shí)鐘選擇器電路結(jié)構(gòu)圖；圖3是改進(jìn)前傳統(tǒng)最后兩級(jí)門(mén)電路結(jié)構(gòu)；圖4是本發(fā)明改進(jìn)后的最后兩級(jí)門(mén)電路結(jié)構(gòu)；圖5是同時(shí)存在正負(fù)沿采樣的寄存器連接示意圖。
具體實(shí)施例方式本發(fā)明改進(jìn)后的電路結(jié)構(gòu)如圖2所示，輸入時(shí)鐘A連在寄存器1、2的時(shí)鐘輸入端 (CK端)，寄存器1的輸出端Q與寄存器2的數(shù)據(jù)輸入端D相連，時(shí)鐘信號(hào)選擇S經(jīng)過(guò)非門(mén)與寄存器2的輸出非端ζ相與，連到寄存器1的數(shù)據(jù)輸入端D。輸入時(shí)鐘B連在寄存器3、4 的時(shí)鐘輸入端(CK端)，寄存器3的輸出端Q與寄存器4的數(shù)據(jù)輸入端D相連，時(shí)鐘信號(hào)選擇S與寄存器4的輸出非端5相與，連到寄存器3的數(shù)據(jù)輸入端D。輸入時(shí)鐘A與寄存器2 的輸出端Q做與非操作，構(gòu)成信號(hào)J，輸入時(shí)鐘B與寄存器4的輸出端Q端做與非操作，構(gòu)成信號(hào)K。J、K再經(jīng)過(guò)一個(gè)與非門(mén)得到輸出時(shí)鐘Y。復(fù)位信號(hào)Resetn連到寄存器1、2、3、4的復(fù)位端(CLR端)。因?yàn)殚T(mén)電路的上升時(shí)間和下降時(shí)間都是有差距的，在改進(jìn)前的傳統(tǒng)結(jié)構(gòu)中，通過(guò)兩級(jí)門(mén)電路都為正邏輯，其兩級(jí)門(mén)電路前后都為相同的邏輯。如圖3所示，Al、Bl和C(或 A2、B2和C)的邏輯相同。在改進(jìn)后的本發(fā)明結(jié)構(gòu)中，當(dāng)一路選通時(shí)，電路等效于時(shí)鐘信號(hào)經(jīng)過(guò)兩級(jí)反相器結(jié)構(gòu)，即兩級(jí)與非門(mén)結(jié)構(gòu)前后邏輯相同，兩級(jí)與非門(mén)中間邏輯相反。如圖4所示，Al和C邏輯相同，與Bl邏輯相反(或A2和C邏輯相同，與B2邏輯相反)，這樣從Al端到C端(或從 A2端到C端)的上升時(shí)間和下降時(shí)間都為一個(gè)與非門(mén)的上升時(shí)間和下降時(shí)間之和，能很好的保證時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間匹配。在有些需要時(shí)鐘上升沿采樣和時(shí)鐘下降沿采樣同時(shí)出現(xiàn)的系統(tǒng)中，時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間不匹配會(huì)可能成為速度的瓶頸。如圖5，寄存器1和寄存器3為時(shí)鐘上升沿采樣寄存器，寄存器2為時(shí)鐘下降沿采樣寄存器。A、C兩點(diǎn)采樣時(shí)時(shí)鐘信號(hào)相差一個(gè)周期，B點(diǎn)采樣時(shí)與A、C兩點(diǎn)相差半個(gè)周期，當(dāng)時(shí)鐘上升下降時(shí)間不匹配的時(shí)候，會(huì)造成B點(diǎn)到C點(diǎn)的延時(shí)裕量變小，限制系統(tǒng)速度。所以本發(fā)明在同時(shí)用到時(shí)鐘上升沿采樣和下降沿采樣的系統(tǒng)，能提高系統(tǒng)工作頻率。
權(quán)利要求
1.一種防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化方法，防毛刺時(shí)鐘選擇器設(shè)有兩路時(shí)鐘信號(hào)輸入端、時(shí)鐘選擇信號(hào)控制端、復(fù)位信號(hào)端、一個(gè)非門(mén)以及第一、第二兩個(gè)與門(mén)，第一與門(mén)后續(xù)連接第一、第二兩級(jí)寄存器，第二與門(mén)后續(xù)連接第三、第四兩級(jí)寄存器，其中，第二寄存器的輸出與一路輸入時(shí)鐘作為第三與門(mén)的輸入端，第四寄存器的輸出與另一路輸入時(shí)鐘作為第四與門(mén)的輸入端，第三與門(mén)和第四與門(mén)的輸出端作為一或門(mén)的輸入端，或門(mén)的輸出端為防毛刺時(shí)鐘選擇器的輸出時(shí)鐘，其特征在于用第一、第二、第三3個(gè)與非門(mén)分別替換第三與門(mén)、 第四與門(mén)及或門(mén)，當(dāng)一路選通時(shí)，電路等效于時(shí)鐘信號(hào)經(jīng)過(guò)第一、第二與非門(mén)與第三與非門(mén)構(gòu)成的兩級(jí)反相器結(jié)構(gòu)，兩級(jí)與非門(mén)結(jié)構(gòu)前后邏輯相同，兩級(jí)與非門(mén)中間邏輯相反，時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間都為一個(gè)與非門(mén)的上升時(shí)間和下降時(shí)間之和，保證了時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間匹配。
2.根據(jù)權(quán)利要求1所述方法的防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化電路，其特征在于一路輸入時(shí)鐘分別連接第一、第二寄存器的時(shí)鐘輸入端及第一與非門(mén)的一個(gè)輸入端，第一寄存器的輸出端與第二寄存器的數(shù)據(jù)輸入端相連，第二寄存器的輸出端連接第一與非門(mén)的另一個(gè)輸入端；另一路輸入時(shí)鐘分別連接第三、第四寄存器的時(shí)鐘輸入端及第二與非門(mén)的一個(gè)輸入端，第三寄存器的輸出端與第四寄存器的數(shù)據(jù)輸入端相連，第四寄存器的輸出端連接第二與非門(mén)的另一個(gè)輸入端；時(shí)鐘選擇信號(hào)連接非門(mén)輸入端，非門(mén)輸出端連接第一與門(mén)的一個(gè)輸入端，第一與門(mén)的另一個(gè)輸入端連接第四寄存器的輸出非端，第一與門(mén)的輸出端連接第一寄存器的數(shù)據(jù)輸入端；時(shí)鐘選擇信號(hào)還連接第二與非門(mén)的一個(gè)輸入端，第二與非門(mén)的另一個(gè)輸入端連接第二寄存器的輸出非端；復(fù)位信號(hào)分別連接第一、第二、第三、第四寄存器的復(fù)位清零端；第一、第二與非門(mén)的輸出作為第三與非門(mén)的輸入端，第三與非門(mén)的輸出端為防毛刺時(shí)鐘選擇器的輸出時(shí)鐘。
全文摘要
一種防毛刺時(shí)鐘選擇器的時(shí)序優(yōu)化方法及其電路，防毛刺時(shí)鐘選擇器設(shè)有兩路時(shí)鐘信號(hào)輸入端、時(shí)鐘選擇信號(hào)控制端、復(fù)位信號(hào)端、一個(gè)非門(mén)以及第一、第二兩個(gè)與門(mén)，第一與門(mén)后續(xù)連接第一、第二兩級(jí)寄存器，第二與門(mén)后續(xù)連接第三、第四兩級(jí)寄存器，其中，第二寄存器的輸出與一路輸入時(shí)鐘作為第三與門(mén)的輸入端，第四寄存器的輸出與另一路輸入時(shí)鐘作為第四與門(mén)的輸入端，第三與門(mén)和第四與門(mén)的輸出端作為一或門(mén)的輸入端，或門(mén)的輸出端為防毛刺時(shí)鐘選擇器的輸出時(shí)鐘，其特征在于用第一、第二、第三3個(gè)與非門(mén)分別替換第三與門(mén)、第四與門(mén)及或門(mén)，保證了時(shí)鐘信號(hào)的上升時(shí)間和下降時(shí)間匹配。
文檔編號(hào)H03K5/1252GK102201802SQ20111007488
公開(kāi)日2011年9月28日 申請(qǐng)日期2011年3月28日 優(yōu)先權(quán)日2011年3月28日
發(fā)明者劉新寧, 孫華芳, 楊軍, 王學(xué)香, 王鎮(zhèn), 趙夢(mèng)南 申請(qǐng)人:東南大學(xué)